Diseño de un mezclador CMOS para receptor IEEE802.11a

Diseño de un mezclador en
CMOS 0.35 µ m para un receptor
basado en el estándar
IEE802.11a.

Titulación: Sistemas Electrónicos Autor: Roberto Díaz Ortega
Tutores: Francisco Javier del Pino Suárez Fecha: Abril 2004
Amaya Goñi Iturri

Introducción

WLAN = Wireless Local Area Network

Rapidez de Instalación Escalabilidad

Movilidad

Índice
Características de los sistemas de RF
Estándar IEEE802.11a
BLOQUE I Tipos de receptores
Estudio de los mezcladores
Tecnología utilizada
Diseño del mezclador
BLOQUE II Diseño del amplificador operacional
Mezclador con etapa de amplificación
Integración en la cadena de recepción
BLOQUE III Conclusiones
Presupuesto

Ganancia

La ganancia de un circuito determina la relación entre las
amplitudes de la señal de salida y la señal de entrada.

Vsalida
G=
V entrada

Siendo el valor de la tensión en decibelios como:

 Vsalida 
G (dB) = 20 log
V 

 entrada 

Figura de Ruido

PNI PNO
GA

La figura de ruido viene dada por la expresión:

PN 0 PNO = Potencia de ruido en la salida
NF =
P Ni ⋅G A PNI = k · T · B

Teniendo en cuenta que GA=PSO/PSI se obtiene que:

PS i / PN i SNRi
NF = =
PS 0 / PN 0 SNR0

Figura de Ruido (Cont.)

GA1 GA2
NF1 NF2

Cuando se encuentran varias etapas en cascada la figura
de ruido viene dada como:

NF2 − 1
NF = NF1 +
G A1

La primera etapa de un sistema de radiofrecuencia debe tener
una baja figura de ruido y una alta ganancia

Punto de Intercepción de Tercer
Orden
Señal deseada

ω ω
ω1 ω2 2ω1-ω2 ω1 ω2 2ω1+ω2

Los sistemas no lineales en la salida aparecen términos
armónicos de la señal de entrada que siguen la ley mω 1±nω 2

Los productos de intermodulación de tercer orden son los
más peligrosos porque pueden solaparse a la señal deseada

Punto de Intercepción de Tercer
Orden (Cont.)
El IIP3 determina la degradación de la señal debido a los
producto de intermodulación
POUT (dBm)
OIP3 Potencia de la señal
principal

L1

∆P
Potencia de IM
(IIM3)

L2 ∆P/2
PIN (dBm)
2ω1-ω2 ω1 ω2 2ω +ω
1 2 IIP3
ω1 ω2

Coeficiente de onda estacionaria
(VSWR)
Indica una medida cuantitativa de la adaptación tanto en la
entrada como en la salida del circuito.

Z L − Z 0 VSWR − 1
| ΓL |= =
Z L + Z 0 VSWR + 1
X=1

0.5 2

La forma más usual de representarlo
es sobre el diagrama de Smith 0.5 2
1

-0.5
-2

Estándar IEEE802.11a

Este estándar se define para redes inalámbricas en la banda
de 5GHz
Para reducir errores se definen diferentes tasas de
transferencia pudiendo llegar a una tasa máxima de 54 Mbps

Canalización 800 mW 52 subportadoras de
200 mW 300 KHz cada una
40 mW

5.15G 5.25G 5.35G 5.725G 5.825G 20MHz

Especificaciones del estándar
IEEE802.11a
La impedancia de la antena tanto en transmisión como en
recepción debe ser 50 Ohmios
Tipo 1 0 ºC a 40 ºC
Rango de temperatura de funcionamiento Tipo 2 -20 ºC a 50 ºC
Tipo 3 -30 ºC a 70 ºC
5.15-5.25 (GHz) -> 40mW
Potencia de transmisión 5.25-5.35 (GHz) -> 200mW
5.25-5.35 (GHz) -> 800mW

Variación máxima de frecuencia en la salida de 20 ppm

Sensibilidad mínima de -82 dBm para una tasa de 6 Mbits/s
Figura de ruido máxima en recepción de 14 dBs

Receptor de Conversión Directa

I

LNA
90º
5 GHz
Q

Ventajas Inconvenientes
Aparece un Offset en la salida
No hay problemas con la frecuencia
(Self Mixing)
imagen
Aparición de error de constelación
Reducido número de componentes
Implementación del sintetizador

Receptor de Doble Conversión

Ventajas I
Elimina Self Mixing IF
LNA
Mejora selectividad 90º

Sintetizador de baja
frecuencia Q

Inconvenientes
Elevado número de
componentes
El filtro de Frecuencia
intermedia no es integrable
1 GHZ 4 GHZ

Receptor Weaver Modificado

Ventajas -
LNA
Gran selectividad
90º 90º + IF
No es necesario el uso
de filtros de frecuencia
intermedia -
+ I
Inconvenientes
LNA 90º
Elevado número de 90º
componentes
Pueden aparecer + Q
errores de constelación +

Mezclador de Frecuencias
El mezclador tiene como función el trasladar la señal presente
en su entrada a un rango de frecuencias diferente, sin modificar
las características de la señal

VRF VIF

VLO VLO

Los mezcladores se clasifican según su rango de trabajo en:
Up-conversion
Down-Conversion

Parámetros del Mezclador

VRF VIF
Ganancia de conversión
Figura de ruido VLO
Punto de intercepción de tercer orden
Rango Dinámico.- Diferencia entre valores mínimos y máximos
que se pueden aplicar al circuito.
Aislamiento.- Representa la cantidad de señal que se acopla en los
distintos puertos del sistema.

Sistemas no lineales como
mezcladores
Algunos mezcladores realizan el mezclado basándose en
no-linealidades que presenta el circuito.

I2(t)
Sistema
V1(t) Temporalmente V2(t)
Variante

i 2 (t) = a ⋅ v1 (t) + b ⋅ [v1 (t)] 2

v1 (t ) = VRF ⋅ cos( wRF t ) + VLO ⋅ cos( wLO t )

2bVRFVLO cos( wRF t )·cos( wLO t ) = bVRFVLO [ cos( wLO − wRF )t + cos( wLO + wRF )t ]

Mezcladores basados en
multiplicadores
Los mezcladores basados en multiplicadores presentan un
mayor rendimiento con respecto a los basados en no-linealidades.
E t a p a S a li d a

V cc

R C R C

V O ut

Q 1 Q 2 Q 3 Q 4
V L O

R X
Q 5 Q 6
V R F

E ta p a E n tra d a
IE E IE E

Mezclador CMOS pasivo
R
M 1  Vy  V  1  Vx  
2

I D1 = µ .C OX 1 VGS +
 − VT 1 . x
 2 −   
 R
 2   2 2   
+ M 3 M 1
+ -
 Vy   Vx  1  Vx  
2
V x V out I D2 = µCOX 2 VGS − − VT 2 . −  −  −  
 2 
M 2
+ + 
  2  2 2   
- + M 3
M 4  + V y   Vx  1  Vx  
- 2

I D3 = µ.C OX 3 VGS −
 − VT 3 .  −   
 2
V x
R 
 2 V
   o2 u t 2  
M 2
+ + 1  V x  
2
Vy  V

I D 4 = µ .C OX 4 VGS + − VT 4 . − x  − −  
- + V y -
 2 
 2  2 2  
 
M 4

Tensión de salida V
Vout = R.µ .COX . x
 V y R Vy Vy Vy 
. − VT 1 + + VT 2 + + VT 3 + − VT 4 
Vout = Vo + − Vo − = − R.( I D1 + I D 2 − I D 3 − I D 4 )  2  2 2 2 2 

Corriente en los MOSFETs Vout = R.β .V x .V y

+ V 2y  -
  V
I D = µ .C OX .(VGS − VT ).V DS −  DS 
 2 
K m = R.β Vout = K m .V x .V y

  


Tecnología S35D4 de AMS

4 metales y 2 polys
Thick Metal
Elementos pasivos
Transistores Bipolares
Transistores MOSFET

Diseño del Mezclador Pasivo

Polarización Dimensionado Adaptación de
del puente del puente impedancias

Simulaciones de
Esquemático
Comparar
Resultados
Realización Simulaciones
del Layout Post-Layout

Polarización del puente
M 1 R =20 K Ω VGATE=0.2V
R =20 K Ω VGATE=0.8V
R =20 K Ω
VGATEM 1
400 VGATE=1.4V
M 3 =0.2V V =0.2V
VGATE=2.0V
GATE
+ R =20 K Ω +
VGATE=0.8V - 350 VGATE=2.6V
V V =0.2V
=0.8V
VGATE=3.2V
GATEGATE
V 60 V out
V D R A IN
+
- -
LO
400M 2 VGATE=1.4V
+ +
300
VGATEGATE=1.4V
V =0.8V

Figura de Ruido (dB)
20 40 VGATE=2.0V M 3 250
VGATEGATE=2.0V
V =1.4V
R =20 K Ω M 4
350 VGATE=2.6V 200
V =2.0V +
VGATEGATE=2.6V -
+ 20 R =20 K Ω
VGATE=3.2V 150
VGATEGATE=3.2V
V =2.6V
V
V LO out
V + 10
+ V 0- M 2
100
VGATE=3.2V
-
R F
D R A IN - 300 +
R =20 K Ω
-20
R =20 K Ω 50 +
Figura de Ruido (dB)

0
Ganancia (dB)

V 250
+
0,0 0,5 1,0 1,5 2,0 2,5 3,0 3,5
IIP3 (dBm)

G A TE
0 -
-40 M 4 VDRAIN (V)
R =20 K Ω
-60
200
R =20 K Ω
VGATE=0.2V
-10 -80 VGATE=0.8V
VGATE=0.2V 60
150 VGATE=0.8V
VGATE=1.4V
40 VGATE=2.0V
-100 V
20 VGATE=1.4V
VGATE=2.0V + R F - 20
VGATE=2.6V
VGATE=2.6V VGATE=3.2V
100
-20 -120
10 VGATE=3.2V 0

R =20 K Ω R =20 K Ω -20

Ganancia (dB)
IIP3 (dBm)

0
-140 -40
50 -60
-10
-160 -80
-30
0 0,0 0,5 V G A T 1,0 + 1,5 2,0 2,5 3,0 3,5
-
-100
-20 0,0 0,5 1,0 E 1,5 2,0 2,5 3,0 3,5
-120
0,0 0,5 1,0 1,5
VDRAIN (V) 2,0 2,5 3,0 3,5
VDRAIN (V) -140
-30
0,0 0,5 1,0 1,5 2,0 2,5 3,0 3,5 VDRAIN (V) -160
0,0 0,5 1,0 1,5 2,0 2,5 3,0 3,5
VDRAIN (V)
VDRAIN (V)

Polarización del puente
Parámetros Valor
Ganancia (dB) 22,29
Polarización Tensión (V) Figura de Ruido DSB (dB) 22,51
VGATE 3.3 Figura de Ruido SSB (dB) 19,46
VDRAIN 2 IIP3 (dBm) 21,23
OIP3 (dBm) 43,53
V cc

M 1 La VGATE implementada
(Wp / Lp ) ⋅ K p = VDD − Vref − VT  2

V (Wn / Ln ) ⋅ K n  Vref − Vss − VT 
 
con resistencias de 50
re f
 
Ohmios de Vcc a la puerta
M 2 de los MOSFETS
V ss

Dimensionado del puente

La Longitud del canal ha sido establecida en 0.35 µm
porque se trabaja con señales de alta frecuencia
50

45

40

35

30

25 Para una W de 30 µm
dB/dBm

20

15
se obtienen las mejores
10 Ganancia (dB) prestaciones
5 NF SSB (dB)
NF DSB (dB)
0 IIP3 (dBm)
-5 OIP3 (dBm)

0 10 20 30 40
W (µm)

Adaptación de Impedancias
La impedancia de Adaptación de LO 0.5
X=
1 2

entrada sin adaptar de es:
LS= 2 nH 0.5 2
Q = 1 0 .3 1
F = 5 .5 G H z
Z RF = 32.43 − j 21.63 → VSWRRF = 2 V IN V O U T

Z LO = 20 − j 34.4 → VSWRLO = 3.82
-
-2
0.5

Adaptación de RF X=
0.5 1 2
LS=1 nH
Q = 1 3 .8
F = 5 .5 G H z
X=
1 V IN V O U T
0.5 2 0.5 2
1
C P = 1 20 fF
LS
V IN V O U T
0.5 2 -
-2
1 0.5
C P

-
0.5
X=-
-2 La impedancia resultante es:
1
Red de
adaptación
Rango de
trabajo
Z RF = 41.63 − j 9,73 → VSWRRF = 1,32
Z LO = 31.23 − j 2.19 → VSWRRF = 1,82

Simulaciones de esquemático

Tipical mean: Valores típicos obtenidos
Adaptación LO Worst Speed: Transistores de baja velocidad
Worst Power: Peor caso de consumo de potencia

Simulaciones finales de la etapa de mezclado
Polarización LO
Parámetros Tipical Mean
Adaptación LO Worst Speed Worst Power
Ganancia (dB) -7,58 -5,36 -14,72
Polarización RF
VSWR RF 1,3 1,3 1,3
VSWR LO 1,83 3,13 1,05
NF SSB (dB) 19,78 20,09 24,08
NF DSB (dB) 16,6 16,78 21,15
Adaptación RF Adaptación RF
IIP3 (dBm) 25 (aprox.) 20 (aprox.) 20 (aprox.)
OIP3 (dBm) 15 (aprox.) 10 (aprox.) 0 (aprox.)

Diseño del amplificador
Operacional
Etapa Circuito Etapa
entrada CMFB salida

Simulaciones de
Esquemático
Comparar
Resultados
Realización Simulaciones
del Layout Post-Layout

Etapa de entrada

Vdd Vdd Vdd VDSAT=VGS-VT

0.8V M 5 M 6
V B IA S

R1 µ n .C OX W
. (VGS − VT )
2
ID =
2 L
M 3
0.6V M 4

Transistor Tensión (VGS) W (µm) L (µm)
V B IA S 2
M 1 M 2 0.3V M1 0.8 20 0.6

M2 0.8 20 0.6

M3 – M4 1.1 10 1.35

M5 – M6 1.4 4.55 1

Circuito de CMFB
Vdd V d Vdd d Vdd
Vdd Vdd
El circuito de CMFB M 12 M 13
V B IA S

V
(Common mode feedback)
M 12 M 13
B IA S

se encarga de corregir
desajustes del modo común V C M 1
M 8 M 9 M u e s tre o M 10 M 11
N iv e l V R EF
V C M 2 M odo Com ún
Vdd Vdd
V B IA S 2

M 8 M 9 M 10 M 1M 17
V C M 1

M u e s tr e o
N iv e l
V R EF
V C M 2
M odo Com ún
+
V ref
V B IA S 2 M7 - 0.8 20 0.6
+
V ref
M 7 M8-M9 1.2 1.35 1
-
M10 – M11 1.2 1.35 1
A m p lif ic a d o r t o t a lmir c eu itno tCeM Fd B if e r e n c i a l
A m p lif ic a d o r t o t a lm e n t e d if e r e n c ia l C M12 – M13 C i r c 1.4 o C M F B
u it 4.55 1

Etapa de Salida

La etapa de salida del amplificador debe presentar un buen
rango dinámico así como un ancho de banda suficiente para
no interferir en la señal de salida de la etapa anterior.
Vdd

El proceso de dimensionado
V = 1V
B IA S 3
M 15 se ha hecho de igual forma
que en los casos anteriores
V O U T


V IN M14 2 1 0.35
M 14
M15 1 2 0.35

Simulaciones de Esquemático

Simulaciones amplificador en lazo abierto Simulaciones amplificador en lazo cerrado
Parámetros Tipical Mean Worst Speed Worst Power Parámetros Tipical Mean Worst Speed Worst Power
Ganancia (dB) 48.8 53.66 45.67 Ganancia (dB) 43.34 46.75 44.21
Ancho de Banda Ancho de Banda
(MHz) 20 18 25 (MHz) 23 21 22.5

Simulaciones de esquemático del
Mezclador con amplificador
Una vez unidos ambos circuitos se obtuvieron los
siguientes resultados
Simulaciones finales del sistema completo
Parámetros Tipical Mean Worst Speed Worst Power
Ganancia (dB) 33,67 31,40 25,86
VSWR RF 1,30 1,31 1,30
VSWR LO 1,69 2,90 1,04
NF SSB (dB) 35,49 33,88 42,08
NF DSB (dB) 32,47 30,85 39,07
IIP3 (dBm) 45(aprox.) 43(aprox.) 40(aprox.)
OIP3 (dBm) 82(aprox.) 75(aprox.) 65(aprox.)

Puede observarse la influencia notable sobre la
linealidad y la figura de ruido del sistema completo

Simulaciones Post-Layout

Salida del Circuito

Señal RF
Salida del
Circuito

Señal RF

Acoplamiento de señales
Este problema aparece cuando se trabaja con señales
que presentan grandes diferencias de potencia

Salida del Circuito

Salida del Circuito

Señal LO
Señal LO

Señal RF
Señal RF

Amplificador de Bajo Ruido

El amplificador de bajo ruido
ha sido desarrollado por :
Jesús Rubén Pulido Medina
Ganancia 15.910 dB
NF 3.127 dB
VSWR1 1.35
VSWR2 1.93
S11 -32.81 dB
S12 -44 dB
S21 15.910 dB
S22 -14.43 dB
IIP3 -1.32 dBm
OIP3 14.59 dBm
Consumo de potencia 19.64 mW
Área del chip 767 μm x 932 μm

Conexión LNA - Mezclador

Parámetros LNA Mezclador Conjunto

Ganancia (dB) 15,910 43 54

NF (dB) 3,127 45 5,93

IIP3 (dBm) -1,32 40
Consumo (mW) 19,64 13,53 33,17

Área (mm2) 0,714 0,605 1,07

RUN de Fabricación

16 bobinas
4 estructuras de medidas
3 VCOs
2 LNAs
Mezclador pasivo
Mezclador pasivo con
amplificador
Conjunto de LNA y
mezclador pasivo

Comparativa

A continuación se muestra una comparativa del mezclador
pasivo con otros trabajos similares

Mezclador IUMA Juan Melendez Frank Elliger IUMA
30 Juan Melendez
Tecnología SiGe 0.35 um CMOS 0.35 um GaAs 0.6 um Frank Ellinger

25
Vdd (V) 3.3 3.3 ---
Consumo (mW) 6.3 0.3 --- 20

Frec. RF (GHz) 5.5 1.575 5.2
15
Frec. IF (MHz) 20 3 950
Ganancia (dB) -13 -30.5 -12.6 10

IIP3 (dBm) 20 19.7 2
5
NF (dB) 24 33.3 13
0
Fecha 2004 2001 2002 Pérdidas en IIP3 (dBm) NF (dB) Consumo (mW)
conversión (dB)

Comparativa

A continuación se muestra una comparativa del mezclador
pasivo con etapa de amplificación con otros trabajos similares
50
Mezclador IUMA Chakraborty Tang Jing Jung
45 IUMA
Tecnología SiGe 0.35 um SiGe 0.24 um CMOS 0.35 um Chakraborty
40
Tang Jing Jung
Vdd (V) 3.3 3.1 2 35

Consumo (mW) 12 32 10 30

Frec. RF (GHz) 5.5 5.5 3 25

20
Frec. IF (MHz) 20 20 100
15
Ganancia (dB) 43 9.23 9
10
IIP3 (dBm) 40 6 5 5

NF (dB) 45 19,5 18 0
Ganancia (dB) IIP3 (dBm) NF (dB) Consumo (mW)
Fecha 2004 2002 2001

Conclusiones

Como ha podido observarse el aislamiento ha resultado un
parámetro fundamental en el diseño.
Este proyecto se encuentra dentro de una línea de investigación
más amplia y puede tener continuidad en trabajos como:
* Medida de los circuitos realizados
* Implementación del PLL
* Desarrollo de mezcladores para etapas de transmisión

Diseño de un mezclador CMOS para receptor IEEE802.11a

Recomendados

Recomendados

Más contenido relacionado

La actualidad más candente

La actualidad más candente (19)

Destacado

Destacado (11)

Similar a Diseño de un mezclador CMOS para receptor IEEE802.11a

Similar a Diseño de un mezclador CMOS para receptor IEEE802.11a (20)

Más de RFIC-IUMA

Más de RFIC-IUMA (20)

Diseño de un mezclador CMOS para receptor IEEE802.11a