Proyecto de fin de carrera por Sergio Mateos Angulo

1. Diseño de un cabezal de recepción
para el estándar IEEE 802.15.4 en
tecnología CMOS 0.18 µm
TITULACIÓN: GRADO EN INGENIERÍA EN TECNOLOGÍAS DE LA TELECOMUNIC ACIÓN
AUTOR: SERGIO MATEOS ANGULO
TUTORES: DR. D. FRANCISCO JAVIER DEL PINO SUÁREZ
DR. D. SUNIL LALCHAND KHEMCHANDANI

2. Índice
oIntroducción
oObjetivos
oDiseño de los circuitos
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oReceptor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 2
BLOQUE 1
BLOQUE 2
BLOQUE 3

3. Índice
oIntroducción
oObjetivos
oDiseño de los circuitos
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oReceptor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 3
BLOQUE 1
BLOQUE 2
BLOQUE 3

4. Introducción
Redes de sensores
Demanda: Dispositivos de bajo coste y larga vida útil
Propósito: Monitorizar condiciones físicas
Ventajas: Despliegue rápido sin necesidad de largas
longitudes de cable, alta flexibilidad
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 4

5. Introducción
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 5

6. Introducción
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 6

7. Introducción
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 7

8. Introducción
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 8
LNA
TIA
TIA
PGA
PGA
PA
LPF
LPF
I
I
Q
Q
I/Q
Gen.
PLL
VCO
Rx
Tx
Cabezal de
recepción
Sintetizador de frecuencias
Filtro polifásico
RF
2,4 GHz
Banda
Base

9. LNA
TIA
TIA
PGA
PGA
PA
LPF
LPF
I
I
Q
Q
I/Q
Gen.
PLL
VCO
Rx
Tx
Cabezal de
recepción
Sintetizador de frecuencias
Filtro polifásico
Introducción
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 9
RF
2,4 GHz
Banda
Base

10. Introducción
Heterodino simple
Ventajas: Simple, bajo consumo, área reducida, etc.
Desventajas: Frecuencia imagen, compromiso entre sensibilidad y selectividad, mitad IF
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 10

11. Introducción
Superheterodino
Ventajas: Mejora el compromiso entre sensibilidad y selectividad, repartición de la ganancia
Desventajas: Mayor consumo y mayor complejidad
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 11

12. Introducción
Homodino o conversión directa
Homodino para sistemas digitales
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 12

13. Introducción
Receptor Cero-IF
Ventajas: Simplicidad, evita el problema de frecuencia imagen, menor coste en área
Desventajas: DC offset, fugas del LO, asimetría I/Q, distorsión de 2º orden, ruido flicker
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 13

14. Introducción
Receptor Low-IF
Ventajas: Simple, se eliminan los problemas de DC offset y ruido flicker
Desventajas: Frecuencia imagen
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 14

15. Introducción
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 15
Low-IF

16. LNA
TIA
TIA
PGA
PGA
I
Q
Rx
Cabezal de
recepción
Filtro polifásico
Introducción
Cabezal de recepción diseñado Low-IF
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 16

17. Índice
oIntroducción
oObjetivos
oDiseño de los circuitos
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oReceptor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 17
BLOQUE 1
BLOQUE 2
BLOQUE 3

18. Objetivos
Obtener un cabezal de recepción basado en la arquitectura low-IF para el estándar IEEE
802.15.4 en la banda de 2,4 GHz usando la tecnología CMOS 0.18 μm
Cabezal de bajo consumo, bajo ruido y alta linealidad
Advanced Design System (Keysight)
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 18

19. Índice
oIntroducción
oObjetivos
oDiseño de los circuitos
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oReceptor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 19
BLOQUE 1
BLOQUE 2
BLOQUE 3

20. Amplificador de bajo ruido (LNA)
Función: Amplificar y adaptar la señal de RF entrante introduciendo el menor ruido posible
Adaptación a 50Ω
Figura de ruido (Noise Figure)
Ganancia
Linealidad
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 20
LNA
TIA
TIA
Cabezal de
recepción

21. Amplificador de bajo ruido (LNA)
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 21
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

22. Amplificador de bajo ruido (LNA)
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 22
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

23. Inductancia Ls
Figura de ruido
Amplificador de bajo ruido (LNA)
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 23
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr
 
C
·Lg
+
s·C
1
+L+Ls·=Z
t
sM
t
gsin
gsext C+C=C

24. Amplificador de bajo ruido (LNA)
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 24
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

25. Amplificador de bajo ruido (LNA)
Proceso de diseño: método de adaptación conjunta
para mínimo ruido y máxima transferencia de
potencia.
Dimensionar transistores manteniendo una densidad
de corriente para mínimo ruido
Paso 1: Diseño del LNA con bobinas ideales
Paso 2: Sustituir bobinas ideales por bobinas de la
propia tecnología UMC de 0.18 µm
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 25
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

26. Amplificador de bajo ruido (LNA)
Cex [pF] Ganancia [dB] NF [dB]
0.5 16.811 3.673
0.4 18.233 3.185
0.3 19.378 2.903
0.25 19.712 2.854
0.2 19.819 2.872
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 26
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

27. Amplificador de bajo ruido (LNA)
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 27
Inductancia (nH)
Ls 0.5
Lg 8
Ld 2.7
Fingers Ancho
(µm)
Longitud
(µm)
Ancho
total
(µm)
M1 21 5 0.18 105
M2 21 5 0.18 105
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

28. Amplificador de bajo ruido (LNA)
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 28
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

29. Amplificador de bajo ruido (LNA)
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 29
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

30. Amplificador de bajo ruido (LNA)
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 30
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

31. Amplificador de bajo ruido (LNA)
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 31
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

32. Índice
oIntroducción
oObjetivos
oDiseño de los circuitos
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oReceptor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 32
BLOQUE 1
BLOQUE 2
BLOQUE 3

33. Función: encargado trasladar la señal entrante de RF a la frecuencia intermedia deseada
Frecuencia RF 2.4 GHz
Frecuencia IF 2.5 MHz
Frecuencia LO 2.3975 GHz
Frecuencia IF = Frecuencia RF ± Frecuencia LO
LNA
TIA
TIA
Cabezal de
recepción
Mezclador
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 33

34. Mezclador
 Dos tipos en función de los elementos que lo forman:
Activos
Pasivos
Tres tipos en función de las componentes espectrales que aparecen a la salida:
Doblemente balanceado: si ωOL y ωRF no aparecen a la salida
Simplemente balanceado: si ωOL o ωRF aparece a la
No balanceado: Si ωOL y ωRF aparecen a la de salida
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 34

35. Mezclador
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 35
LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
I +
I -
Q +
Q -
Cbp
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

36. Mezclador
Mezclador en cuadratura
dos mezcladores con la entrada
del LO desfasadas 90°
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 36
LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
I +
I -
Q +
Q -
Cbp
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

37. Mezclador
Mezcla de señales mediante
conmutación de transistores
Transistores CMOS son buenos
conmutadores
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 37
LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
I +
I -
Q +
Q -
Cbp
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

38. Mezclador
Relación de compromiso entre
el ruido del mezclador y la
ganancia del LNA.
Capacidad de transistores
Inductancia Ld
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 38
LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
I +
I -
Q +
Q -
Cbp
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr

39. Mezclador
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 39
Tamaño de los transistores

40. Índice
oIntroducción
oObjetivos
oDiseño de los circuitos
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oReceptor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 40
BLOQUE 1
BLOQUE 2
BLOQUE 3

41. LNA
TIA
TIA
Cabezal de
recepción
Amplificador de transimpedancia (TIA)
Función: Amplificar una señal de corriente a la entrada y proporcionar una señal de tensión a la
salida
Compensa la falta de ganancia del mezclador
 Un amplificador para fase y otro para cuadratura
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 41

42. LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
Cbp
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr
R1
R1
R2
R2
C
C
Out +
Out -
R1
R2
R2
C
C
R1
Amplificador de transimpedancia (TIA)
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 42

43. LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
Cbp
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr
R1
R1
R2
R2
C
C
Out +
Out -
R1
R2
R2
C
C
R1
Amplificador de transimpedancia (TIA)
TIA basado en inversores
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 43
OUT
IN
Vdd
M1P
M2P
M1N M2N
SW1 SW2

44. LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
Cbp
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr
R1
R1
R2
R2
C
C
Out +
Out -
R1
R2
R2
C
C
R1
Amplificador de transimpedancia (TIA)
Resistencia efectiva
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 44
RR
RR
R
12
21
ef



45. LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
Cbp
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr
R1
R1
R2
R2
C
C
Out +
Out -
R1
R2
R2
C
C
R1
Amplificador de transimpedancia (TIA)
Filtro paso alto
Se eliminan tensiones DC
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 45

46. Amplificador de transimpedancia (TIA)
Ganancia:
Transconductancia:
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 46
 
RR
·RR
g+g-1
V
V
=A
12
21
MPMN
in
out
v


 V+V·
L
W
K=g TGSm 
LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
Cbp
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr
R1
R1
R2
R2
C
C
Out +
Out -
R1
R2
R2
C
C
R1

47. Amplificador de transimpedancia (TIA)
Transistores UMC 0.18 µm en
modo mixto
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 47
Ancho (µm) Longitud (µm)
M1P 4.48 0.48
M2P 2.24 0.48
M1N 2.48 0.68
M2N 1.24 0.68
SW1 0.24 0.18
SW2 0.24 0.18
LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
Cbp
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr
R1
R1
R2
R2
C
C
Out +
Out -
R1
R2
R2
C
C
R1

48. Amplificador de transimpedancia (TIA)
Condensadores de desacoplo
10 pF
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 48
Resistencia MΩ
R1 1
R2 1.1
Resistencia efectiva 11
LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
Cbp
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr
R1
R1
R2
R2
C
C
Out +
Out -
R1
R2
R2
C
C
R1

49. Índice
oIntroducción
oObjetivos
oDiseño de los circuitos
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oReceptor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 49
BLOQUE 1
BLOQUE 2
BLOQUE 3

50. Receptor completo y simulaciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 50
LNA
TIA
TIA
I
Q
Rx
Cabezal de
recepción
Filtro polifásico

51. Receptor completo y simulaciones
Filtro polifásico
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 51
+-
+-
+ -
Gm
+-
Gm
+-
Gm
+-
Gm
+-
Gm
+-
Gm
+-Gm
+-
Gm
+-
Gm
+-
Gm
+-
Gm
+-
Gm
+-
Gm
+-
Gm
+-
Gm
+-
Gm
Gm12
Gm12
+-
Gm12 + -
Gm12
+-
Gm12 + -
Gm12

52. Receptor completo y simulaciones
Transconductor de Nauta
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 52
SN
In+ Out- In-Out+
+
- +
-
N
+
- +
-
In+ Out-
In- Out+
Vin+
Vin-
Iout-
Iout+
Vin+
Vin-
Iout-
Iout+
Vdd Vdd' Vdd Vdd'
Vdd
Vdd
Inv1
Inv2
Inv3 Inv5Inv4 Inv6

53. Receptor completo y simulaciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 53
Adaptación de entrada
LNA
TIA
TIA
I
Q
Rx
Cabezal de
recepción
Filtro polifásico

54. Receptor completo y simulaciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 54
NF y ganancia para toda la banda
LNA
TIA
TIA
I
Q
Rx
Cabezal de
recepción
Filtro polifásico

55. Receptor completo y simulaciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 55
NF para un canal
LNA
TIA
TIA
I
Q
Rx
Cabezal de
recepción
Filtro polifásico

56. Receptor completo y simulaciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 56
Respuesta en frecuencia
LNA
TIA
TIA
I
Q
Rx
Cabezal de
recepción
Filtro polifásico

57. Receptor completo y simulaciones
Ganancia
LNA [dB]
Ganancia
TIA [dB]
Ganancia
Rx [dB]
NF
Rx [dB]
4 1 5 43
18 1 19 28
4 24 28 25
18 24 42 10.3
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 57
Modos de ganancia
LNA
TIA
TIA
I
Q
Rx
Cabezal de
recepción
Filtro polifásico

58. Receptor completo y simulaciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 58
NF máxima admisible
LNA
TIA
TIA
I
Q
Rx
Cabezal de
recepción
Filtro polifásico

59. Receptor completo y simulaciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 59
Linealidad
LNA
TIA
TIA
I
Q
Rx
Cabezal de
recepción
Filtro polifásico

60. Receptor completo y simulaciones
Consumo de potencia
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 60
4.302mWA1.8V·2.39m=PLNA 
0.084mWA1.4V·60=PTIA 
1.12mW1.4V·0.8mA=Pfiltro 
5.5mW1.12mW0.084mW4.302mW=Ptotal 
LNA
TIA
TIA
I
Q
Rx
Cabezal de
recepción
Filtro polifásico

61. Índice
oIntroducción
oObjetivos
oDiseño de los circuitos
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oReceptor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 61
BLOQUE 1
BLOQUE 2
BLOQUE 3

62. Conclusiones
Objetivo: Obtener un cabezal de recepción basado en la arquitectura low-IF para el estándar
IEEE 802.15.4 en 2,4 GHz usando la tecnología CMOS 0.18 μm. Cabezal de bajo consumo, bajo
ruido y alta linealidad
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 62
LNA
TIA
TIA
Cabezal de
recepción

63. Conclusiones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 63
Parámetros Especificaciones Resultados
Consumo de potencia [mW] El menor posible 5.5
Ganancia del receptor [dB]
>30 (FE)
[-20,65] (BB)
42 (FE)
--
Variación de ganancia [dB] 65 (FE + BB) 37 (FE)
NF [dB] <15.5 10.3
Rechazo imagen [dBc] >20 28
IIP3 [dBm]
>-32 para máxima ganancia
>-10 para ganancia mínima
-5 para máxima ganancia
--
Sensibilidad [dB] -85 -85

64. Conclusiones
Referencia
[1]
(LNA+MIX+TIA+
PGA)
[2]
(LNA+MIX)
[4]
(LNA+MIX+PGA)
Este trabajo
(LNA+MIX+TIA)
Tecnología
CMOS [μm]
0.18 0.18 0.18 0.18
Ganancia [dB] 86 30 - 42
NF [dB] 8.5 7.3 <10 10.3
IIP3 [dB] -8 -8 >-15 -5
Consumo de
potencia [mW]
12.63 6.3 10.8 5.5
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 64

65. Conclusiones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 65

66. Conclusiones
Líneas futuras
Diseño de bloque de banda base
Diseño del transmisor
Diseño del sintetizador de frecuencias
Creación del layout
Simulaciones post-layout
Fabricación y mediciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 66
LNA
TIA
TIA
PGA
PGA
PA
LPF
LPF
I
I
Q
Q
I/Q
Gen.
PLL
VCO
Rx
Tx
Cabezal de
recepción
Sintetizador de frecuencias
Filtro polifásico

67. Conclusiones
Líneas futuras
Diseño de bloque de banda base
Diseño del transmisor
Diseño del sintetizador de frecuencias
Creación del layout
Simulaciones post-layout
Fabricación y mediciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 67
LNA
TIA
TIA
PGA
PGA
PA
LPF
LPF
I
I
Q
Q
I/Q
Gen.
PLL
VCO
Rx
Tx
Cabezal de
recepción
Sintetizador de frecuencias
Filtro polifásico

68. Conclusiones
Líneas futuras
Diseño de bloque de banda base
Diseño del transmisor
Diseño del sintetizador de frecuencias
Creación del layout
Simulaciones post-layout
Fabricación y mediciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 68
LNA
TIA
TIA
PGA
PGA
PA
LPF
LPF
I
I
Q
Q
I/Q
Gen.
PLL
VCO
Rx
Tx
Cabezal de
recepción
Sintetizador de frecuencias
Filtro polifásico

69. Conclusiones
Líneas futuras
Diseño de bloque de banda base
Diseño del transmisor
Diseño del sintetizador de frecuencias
Creación del layout
Simulaciones post-layout
Fabricación y mediciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 69
LNA
TIA
TIA
PGA
PGA
PA
LPF
LPF
I
I
Q
Q
I/Q
Gen.
PLL
VCO
Rx
Tx
Cabezal de
recepción
Sintetizador de frecuencias
Filtro polifásico

70. Conclusiones
Líneas futuras
Diseño de bloque de banda base
Diseño del transmisor
Diseño del sintetizador de frecuencias
Creación del layout
Simulaciones post-layout
Fabricación y mediciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 70
LNA
TIA
TIA
PGA
PGA
PA
LPF
LPF
I
I
Q
Q
I/Q
Gen.
PLL
VCO
Rx
Tx
Cabezal de
recepción
Sintetizador de frecuencias
Filtro polifásico

71. Índice
oIntroducción
oObjetivos
oDiseño de los circuitos
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oReceptor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 71
BLOQUE 1
BLOQUE 2
BLOQUE 3

72. Presupuesto
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 72
Costes Total (euros)
Tiempo tarifado por trabajo empleado 10.440,00
Costes de equipos informáticos y herramientas
software
174,78
Material fungible 60,00
Costes de redacción 747,23
Derechos de visado del COITT 64,05
Coste de tramitación y envío 6,01
Subtotal 11.492,07
I.G.I.C. (7%) 804,44
TOTAL 12.296,51

73. Diseño de un cabezal de recepción
para el estándar IEEE 802.15.4 en
tecnología CMOS 0.18 µm
TITULACIÓN: GRADO EN INGENIERÍA EN TECNOLOGÍAS DE LA TELECOMUNIC ACIÓN
AUTOR: SERGIO MATEOS ANGULO
TUTORES: DR. D. FRANCISCO JAVIER DEL PINO SUÁREZ
DR. D. SUNIL LALCHAND KHEMCHANDANI