Diseño de un Amplificador Distribuido para UWB Basado en HBT de la Tecnología SiGe 0.35 µm de AMS
1. DISEÑO DE UN AMPLIFICADOR
DISTRIBUIDO PARA ULTRA WIDE BAND
BASADO EN HBT DE LA TECNOLOGÍA
SIGE 0.35 µm DE AMS
Titulación: Sistemas Electrónicos
Tutores: Francisco Javier del Pino Suárez
Roberto Díaz Ortega
Autor: Víctor Déniz González
Fecha: Junio 2008
2. BLOQUE 2
DISEÑO A NIVEL DE ESQUEMÁTICO
DISEÑO A NIVEL DE LAYOUT
BLOQUE 1
INTRODUCCIÓN
CARACTERÍSTICAS DE LOS SISTEMAS DE RF
OBJETIVOS
ESTANDAR IEEE 802.15.3a
TEORIA DE LOS AMPLIFICADORES DISTRIBUIDOS
TECNOLOGÍA S35D4
BLOQUE 3
CONCLUSIONES
PRESUPUESTO
Estructura
7. Clasificación redesinalámbricas
Banda ISM (2.45 GHz)
79 canales 1 MHz
Velocidades de transmisión 2.1 Mbps
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Introducción
BLOQUE1
8. Velocidades de transmisión de hasta 400-500 Mbps
Banda de 3.1-10.6 GHz
UltraBandaAncha(UWB)
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Introducción
BLOQUE1
9. FCC (Federal Communications Commission)
CB-UWB
MBOA (Multiband OFDM Alliance)
Espectro dividido de 3.1-10.6 GHz
14 bandas de 528 MHz
Datos modulados QPSK-OFDM 128
Permite tasas de 53.3 a 480 Mb/s
IR-UWB (Impulse Radio-UWB)
CB-UWB (Carried Based-UWB)
Generación de señales UWB
UltraBandaAncha(UWB)
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Introducción
BLOQUE1
12. Objetivos
Diseño de un LNA distribuido para ultra wide Band basado en HBT
de la tecnología SiGe 0.35 µm de AMS
Especificaciones del diseño
Cuatro etapas
Frecuencia de corte: 11 GHz
Ganancia: 10 dB
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Objetivos
BLOQUE1
14. Ganancia(G)
OUT
IN
V
G
V
=
La ganancia de un circuito determina la relación entre las amplitudes
de la señal de salida y la de entrada.
Siendo el valor de la ganancia en decibelios:
( ) 20log( )G dB G=
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Sistemas de RF
BLOQUE1
15. Factor deruido y Figuraderuido
G
Pno
Pni
El Factor de ruido viene dado por la expresión
Considerando que G= Pso/Psi se obtiene que:
Psi
SNRiPniF
Pso SNRo
Pno
= =
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Sistemas de RF
BLOQUE1
Pno
F
Pni G
=
×
10log( )NF F=
16. Factor deruido y Figuraderuido (Cont)
G1
NF1
G2
NF2
En varias etapas en cascada la figura de ruido viene dada por:
2 1
1
1
NF
NF NF
G
−
= +
La primera etapa de un sistema de radiofrecuencia debe tener una baja
figura de ruido y una alta ganancia
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Sistemas de RF
BLOQUE1
17. Punto deintercepción detercer orden
En la salida de los sistemas no lineales aparecen términos armónicos de
la señal de entrada que siguen la ley mw1±nw2
w1 w2
w
2w1-w2 w1 w2 2w1+w2
w
Los productos de intermodulación de tercer orden son los más
peligrosos porque pueden solaparse a la señal deseada
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Sistemas de RF
BLOQUE1
18. Punto deintercepción detercer orden
El IP3 determina la degradación de la señal debido a los
productos de intermodulación
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Sistemas de RF
BLOQUE1
ω1 ω2
2ω1-ω2 2ω1+ω2
∆P
∆P/2
L1
L2
Potencia de la señal
principal
Potencia de IM
(IIM3)
IIP3
OIP3
PIN (dBm)
POUT (dBm)
ω1ω2
IP3
19. Coeficientedeondaestacionaria(vswr)
Medida cuantitativa de la adaptación del circuito a la entrada
(VSWR1) o a la salida (VSWR2)
0
0
1
| |
1
L
L
L
Z Z VSWR
Z Z VSWR
− −
Γ = =
+ +
La forma más usual representarlo
es sobre la carta de
Smith
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Sistemas de RF
BLOQUE1
21. Característicasdel estándar IEEE 802.15.3a
Propuesta por la MBOA
Espectro de 3.1-10.6 GHz
En 14 bandas de 528 MHz
Modulación QPSK-OFDM 128
Tasa de datos de 53.3-480 Mbps
Frecuencia central de la banda = 2904+528 *nb, nb=1…14 (MHz)
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Estándar IEEE 802.15.3a
BLOQUE1
22. Característicasdel estándar IEEE 802.15.3a
Especificaciones del receptor para UWB-MBOA
Estructura del receptor zero-IF
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Estándar IEEE 802.15.3a
BLOQUE1
23. Característicasdel estándar IEEE 802.15.3a
Desafíos en el diseño de receptores de MB-OFDM
Adaptación de la impedancia a la entrada de banda ancha
Señales bloqueantes Mejor Linealidad
Filtros con un alto rechazo a la frecuencia de corte de 264 MHz
Sintetizador de frecuencia de banda ancha ágil para toda la banda
Ganancia equilibrada entre los canales I y Q y eficiencia en las fases en
cuadratura
Pureza del OL
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Estándar IEEE 802.15.3a
BLOQUE1
24. Característicasdel estándar IEEE 802.15.3a
Especificaciones del receptor para UWB-MBOA
Sensibilidad -83.6 a -72.6 dBm
NF 6 – 7 dB
Ganancia de compresión a 1 dB/IIP3 -18.56 / -9 dBm
Ruido de fase -100 dBc/Hz a 1 MHz
Ganancia de tensión 84 dB
Total CAG 60 dB
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Estándar IEEE 802.15.3a
BLOQUE1
26. Historiadelosamplificadoresdistribuidos
1937, Percival
- Bajo ruido
- Alta Ganancia
- Frecuencia de corte
MESFET
- MOSFETACTUALIDAD
1948, Ginzton
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Teoría LNAs distribuidos
BLOQUE1
- HBT
27. Estructuray funcionamiento delosa.d.
Amplificador distribuido ideal 4 etapas
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Teoría LNAs distribuidos
BLOQUE1
Línea de colector
Línea de Base
28. Cálculo deloscomponentesen losa.d.
Condición sincronización
en fase Mismas capacidades en las líneas
Bobinas de ambas líneas adaptadas
Ganancia vendría dada por
2 2
2 1 /
Nout
in c
V N gm L
V C
θ
ω ω
− ×
=
× −
l
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Teoría LNAs distribuidos
BLOQUE1
Método de Staggering
29. Cálculo deloscomponentesen losa.d.
Valores de inductancia y Capacidades de la línea de colector
1
cf
LCπ
=
0
L
Z
C
= 2
0
c
c
L
C
Z
=
2
1
( )c c
Lc
C fπ
=
× ×
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Teoría LNAs distribuidos
BLOQUE1
Valores de inductancia y Capacidades de la línea de Base
0.7b cC C= ×
0.7b cL L= ×
30. Figurademérito en losamplificadoresdistribuidos
Parámetros estudiados
Figura de mérito
(FOM)
Ganancia (G)
Ancho de Banda (BW)
Potencia consumida (Pdc)
Figura de ruido (NF)
Planitud (Flatness)
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Teoría LNAs distribuidos
BLOQUE1
31. Figurademérito en losamplificadoresdistribuidos
Planitud (Flatness)
( ) max( ) min( )Flatness dB G dB G dB= −
G BW
FOM
NF Pdc Flatness
×
=
× ×
Figura de Mérito resultante
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4
Teoría LNAs distribuidos
BLOQUE1
33. TECNOLOGÍA S35D4 DE AMS
3 metales + Thick Metal
2 Polisilicios
Elementos pasivos
Resistencias
Condensadores
Bobinas
Transistores Bipolares
Transistores MOSFET
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4Tecnología s35d4
BLOQUE1
34. W
R
t L
ρ
= ×
ρ= Resistividad del material
t = Espesor del material
W = Anchura de la pista
L = Longitud de la pista
RESISTENCIAS
square
W
R R
L
= ×
Rpoly: Valores pequeños de resistencias
Rpolyh: Valores elevados de resistencias
Existen 2 tipos de resistencias
Definiendo ρ /t como Rsquare:
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4Tecnología s35d4
BLOQUE1
35. CONDENSADORES
Conductor 1
Conductor 2
Aislante
d
A
'. .o A
C
d
ε ε
=
ε’= Permitividad relativa del material
εo = Permitividad del vacío
A = Área de las placas del condensador
d = Distancia ente las placas del condensador
Existen 2 tipos de condensadores
Cpoly: Pequeñas capacidades
Cmim: Grandes capacidades
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4Tecnología s35d4
BLOQUE1
36. BOBINAS
Realizadas en Thick Metal
Factor de calidad bajo
Se emplearon bobinas desarrolladas por el IUMA
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4Tecnología s35d4
BLOQUE1
37. TRANSISTORESMOSFETs
Surtidor Puerta Drenador
Fox Fox Fox Fox
n+ n+
Pozo- p
Surtidor Puerta Drenador
p+ p+
Pozo-n
Sustrato-p
MOSFET en región de Saturación
( )
2.
.
2
n OX
D GS T
C W
I V V
L
µ
= −
La tecnología dispone de transistores:
PMOS : VT = 0.6V
NMOS: VT = 0.46V
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4Tecnología s35d4
BLOQUE1
38. TRANSISTORESHBTDE SIGE
La base presenta un espesor
pequeño y se encuentra
dopada gradualmente con
germanio
Los HBTs suministrados por la
tecnología tienen unafT
= 70 GHz
Introducción
Objetivos
Sistemas RF
Estandar IEEE 802.15.3a
Teoría LNAs distribuidos
Tecnología s35d4Tecnología s35d4
BLOQUE1
Emisor
Base
Colector
39. BLOQUE 1
BLOQUE 2
DISEÑO A NIVEL DE ESQUEMÁTICO
DISEÑO A NIVEL DE LAYOUT
INTRODUCCIÓN
CARACTERÍSTICAS DE LOS SISTEMAS DE RF
OBJETIVOS
ESTANDAR IEEE 802.15.3a
TEORIA DE LOS AMPLIFICADORES DISTRIBUIDOS
TECNOLOGÍA S35D4
BLOQUE 3
CONCLUSIONES
PRESUPUESTO
Estructura
BLOQUE 2
DISEÑO A NIVEL DE ESQUEMÁTICO
DISEÑO A NIVEL DE LAYOUT
41. DESCRIPCIÓN DEL DISEÑO
Especificaciones del diseño
Parámetro Valor
Número de etapas 4
Frecuencia de corte 11 GHz
Ganancia 10 dB
Tensión de colector 3.3 V
Tensión de base 1V
Z0 50 Ω
BiasT
BiasT
Input
DCblock
DCblock
Vbase
Output
Vcolector
C
C5
L
L5
L
L7L
L12
R
R4
L
L1
L
L2
npn121
Q4
npn121
Q3
C
C8
C=1.0pF
C
C7
R
R3
L
L11
L
L10
L
L9
L
L8
R
R2
C
C6
R
R1
L
L6
L
L4
L
L3
cpoly
C3
cpoly
C4
cpoly
C2
npn121
Q2
npn121
Q1
cpoly
C1
Esquemático Inicial
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
42. CÁLCULOSDE LOSCOMPONENTESDEL DISEÑO
Elementos inductivos de ambas líneas
1.59c bL L nH= =
Valores Reales
1.46c bL L nH= =
0.73
2 2
c bL L
nH= =
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
1.15
2 2
c bL L
nH= =
43. CÁLCULOSDE LOSCOMPONENTESDEL DISEÑO
Elementos capacitivos de ambas líneas
200
100
c
b
C fF
C fF
=
=
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
44. CÁLCULOSDE LOSCOMPONENTESDEL DISEÑO
Determinación del Área
Parámetros analizados
Figura de ruido (Nf max, Nf min)
Consumo de corrientes (Idc)
Ganancia (Gmax)
Área (μm²) Cc (fF) NFmax
(dB) NFmin
(dB) Idc
(mA) Gfmax
(dB)
4 200 10.13 8.085 13.6 6.749
5 200 9.871 7.670 16.8 7.397
6 200 9.812 7.341 19.90 7.717
7 200 9.908 7.058 22.80 7.835
8 150 10.13 6.747 25.70 7.819
9 150 11.034 6.44 28.50 7.710
10 150 11.44 6.225 31.1 7.601
11 150 11.91 6.037 33.7 7.375
12 200 12.44 5.873 36.20 7.031
13 300 13 5.727 38.6 6.571
14 300 13.607 5.597 41 6
15 300 14.242 5.481 43.2 5.348
16 300 14.912 5.377 45.4 4.618
17 250 15.621 5.284 47.6 3.833
18 250 16.378 5.21 49.7 3.011
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
45. CÁLCULOSDE LOSCOMPONENTESDEL DISEÑO
Determinación del Área
Área NFmed
Flatness NF Gmed Flatness Gain Consumo (mA)
4 8.801 2.04 9.708 4.991 13.6
5 8.404 2.201 10.809 5.828 16.8
6 8.152 2.472 11.587 6.632 19.9
7 7.996 2.859 12.151 7.393 22.8
8 7.911 3.383 12.565 8.112 25.7
9 8.022 4.593 12.876 8.725 28.5
10 8.023 5.22 13.136 9.301 31.1
11 8.059 5.88 13.330 9.916 33.7
12 8.125 6.568 13.470 10.588 36.2
13 8.216 7.279 13.565 11.325 38.6
14 8.327 8.010 13.622 12.128 41
15 8.454 8.761 13.646 12.99 43.2
16 8.595 9.535 13.643 13.897 45.4
17 8.748 10.337 13.616 14.837 47.6
18 8.910 11.178 13.57 15.797 49.7
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
46. CÁLCULOSDE LOSCOMPONENTESDEL DISEÑO
Componente Valor
Lb
=Lc
1.46 nH
Lb
/2=Lc
/2 1.15 nH
Cc
200 fF
Cb
100 fF
Área 5 µm²
Resumen resultados obtenidos
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
47. REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO
Esquemático sin pads ni bobinas reales
L
L11
R=
L=Lc2H
C
C9
C=CbF
npn121
Q4
area=5
npn121
Q3
area=5
npn121
Q2
area=5
npn121
Q1
area=5
Term
Term1
Z=Z0
Num=1
L
L19
R=
L=Lb2H
L
RFC1
R=
L=100.0nH
L
L20
R=
L=Lc2H
C
C8
C=CcF
C
C7
C=CcF
C
C6
C=CcF
C
C5
C=CcF
L
L15
R=
L=LbH
L
L16
R=
L=LbH
L
L17
R=
L=LbH
L
L18
R=
L=Lb2H
L
L14
R=
L=LcH
L
L13
R=
L=LcH
L
L12
R=
L=LcH
V_DC
SRC3
Vdc=vcolV
V_DC
SRC4
Vdc=vbase
C
C12
C=CbF
C
C11
C=CbF
C
C10
C=CbF
R
R1
R=50Ohm
C
C4
C=50pF
L
RFC
R=
L=100.0nH
R
R2
R=50Ohm
C
C3
C=50pF
C
C2
C=50pF
C
C1
C=50pF
Term
Term2
Z=Z0
Num=2
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
48. REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO
Ganancia directa
5 10 15 20 250 30
-60
-40
-20
0
-80
20
freq, GHz
dB(S(2,1))
Figura de ruido
2 4 6 8 10 12 140 16
6
8
10
12
14
4
16
freq, GHz
nf(2)
Resultados esquemático sin pads ni bobinas reales
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
49. REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO
Esquemático final con pads y bobinas reales
Circuito equivalente bobina real
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
50. REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO
Ls Rs Cp Cox Csub Rsub
948 pH 1.7 Ω 22.2 fF 61.4 fF 20.6 fF 883 Ω
Ls Rs Cp Cox Csub Rsub
1.129 nH 1.8 Ω 7.13 fF 69 fF 19.88 fF 904 Ω
Valores de bobina de 1.15 nH (L/2)
Valores de bobina de 1.46 nH (L)
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
51. REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO
Circuito equivalente de los pads
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
52. REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO
Esquemático final
C
C10
C=CbF
bobina
X6
Csub=20.6f
Rsub=883
Cox=61.4f
Rs=1.7
Ls=948p
Cp=22.2f
21
bobina
X7
Csub=19.88f
Rsub=904
Cox=69f
Rs=1.8
Ls=1.129n
Cp=7.13f
21
bobina
X8
Csub=19.88f
Rsub=904
Cox=69f
Rs=1.8
Ls=1.129n
Cp=7.13f
21
bobina
X9
Csub=19.88f
Rsub=904
Cox=69f
Rs=1.8
Ls=1.129n
Cp=7.13f
21
bobina
X10
Csub=20.6f
Rsub=883
Cox=61.4f
Rs=1.7
Ls=948p
Cp=22.2f
21
npn121
Q4
area=5
npn121
Q3
area=5
npn121
Q2
area=5
npn121
Q1
area=5
bobina
X11
Csub=20.6f
Rsub=883
Cox=61.4f
Rs=1.7
Ls=948p
Cp=22.2f
21
bobina
X12
Csub=20.6f
Rsub=883
Cox=61.4f
Rs=1.7
Ls=948p
Cp=22.2f
21
bobina
X13
Csub=19.88f
Rsub=904
Cox=69f
Rs=1.8
Ls=1.129n
Cp=7.13f
21
bobina
X14
Csub=19.88f
Rsub=904
Cox=69f
Rs=1.8
Ls=1.129n
Cp=7.13f
21
bobina
X15
Csub=19.88f
Rsub=904
Cox=69f
Rs=1.8
Ls=1.129n
Cp=7.13f
21
C
C12
C=CbF
L
RFC1
R=
L=100.0nH
V_DC
SRC4
Vdc=vbase
pad
X5
1
pad
X3
1
pad
X4
1
pad
X2
1
Term
Term1
Z=Z0
Num=1
C
C8
C=CcF
C
C7
C=CcF
C
C6
C=CcF
C
C5
C=CcF
V_DC
SRC3
Vdc=vcolV
C
C9
C=CbF
C
C11
C=CbF
R
R1
R=50Ohm
C
C4
C=50pF
L
RFC
R=
L=100.0nH
R
R2
R=50Ohm
C
C3
C=50pF
C
C2
C=50pF
C
C1
C=50pF
Term
Term2
Z=Z0
Num=2
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
53. REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO
Efecto de los pads en el circuito
Ganancia con pads
5 10 15 20 250 30
-80
-60
-40
-20
0
-100
20
freq, GHzdB(S(2,1))
fmin
fmax
fmin
freq=
dB(S(2,1))=13.225
3.100GHz
fmax
freq=
dB(S(2,1))=7.398
10.60GHz
Ganancia sin pads
5 10 15 20 250 30
-80
-60
-40
-20
0
-100
20
freq, GHz
dB(S(2,1))
fmin fmax
fmin
freq=
dB(S(2,1))=15.016
3.100GHz
fmax
freq=
dB(S(2,1))=9.427
10.60GHz
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
54. REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO
Efecto de los pads en el circuito
Figura de ruido sin pads
5 10 15 20 250 30
20
40
60
80
0
100
freq, GHz
nf(2)
fmin fmax
fmin
freq=
nf(2)=6.911
3.100GHz
fmax
freq=
nf(2)=8.623
10.60GHz
Figura de ruido con pads
5 10 15 20 250 30
20
40
60
80
0
100
freq, GHz
nf(2)
fmin fmax
fmin
freq=
nf(2)=7.878
3.100GHz
fmax
freq=
nf(2)=9.871
10.60GHz
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de Layout
Diseño a nivel de esquemático
57. LAYOUTLNA DISTRIBUIDO
Pad de entrada Pad de salida
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de LayoutDiseño a nivel de Layout
58. Simulacionespost-layo ut
Valores típicos
Alta velocidad alta beta (biphs)
Baja velocidad alta beta (biphb)
Baja velocidad baja beta (biplb)
Casos desfavorables
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de LayoutDiseño a nivel de Layout
59. typical mean
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de LayoutDiseño a nivel de Layout
Ganancia
3.093 GHz,12.61 db
10.65 GHz,8.818 db
Gmed= 10.714 dB
Figura de ruido
NFmed = 8 dB
60. Ganancia
wo rst case
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de LayoutDiseño a nivel de Layout
High speed high beta
Typical mean
Low speed high beta
Low speed low beta
61. wo rst case
Figura de ruido
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de LayoutDiseño a nivel de Layout
High speed high beta
Typical mean
Low speed high beta
Low speed low beta
62. GANANCIA FIGURA DE RUIDO (NF)
SIMULACIÓN @ 3.1 GHz @ 10.6 GHz @ 3.1 GHz @ 10.6 GHz
Typical mean 12.61 dB 8.818 dB 6.8 dB < 10 dB
High speed High beta 14.39 dB 6.495 dB 5.6 dB >10 dB
Low speed high beta 10.35 dB 6.669 dB 7.6 dB < 10 dB
Low speed low beta 8.594 dB 5.655 dB 7.5 dB < 10 dB
resumen desimulaciones
BLOQUE2
Diseño a nivel de esquemático
Diseño a nivel de LayoutDiseño a nivel de Layout
63. BLOQUE 2
DISEÑO A NIVEL DE ESQUEMÁTICO
DISEÑO A NIVEL DE LAYOUT
BLOQUE 1
INTRODUCCIÓN
CARACTERÍSTICAS DE LOS SISTEMAS DE RF
OBJETIVOS
ESTANDAR IEEE 802.15.3a
TEORIA DE LOS AMPLIFICADORES DISTRIBUIDOS
TECNOLOGÍA S35D4
BLOQUE 3
CONCLUSIONES
PRESUPUESTO
Estructura
BLOQUE 3
CONCLUSIONES
PRESUPUESTO
65. Esquemático vsLayo ut
LNA ESQUEMÁTICO LNA LAYOUT
Ganancia
max
13.225 dB 12.61 dB
Ganancia
media
12.086 dB 10.714 dB
NF min 8.404 dB 7.6 dB
Pdc 55.44 mW 57.09 mW
BLOQUE3
Conclusiones
Presupuesto
Conclusiones
66. FIGURA DE MÉRITO
Referencia Tecnología
Ancho de
banda
(GHz)
Ganancia
(dB)
Figura de
ruido
(dB)
Pdc
(mW)
Flatness
(dB)
Figura de
Mérito
[22] (CMOS 0.6) 8.5 5.5 10.85 216 3 6.65
[16] (CMOS 0.6) 5.5 6.1 6.8 83.4 2.4 24.65
[23] (CMOS 0.35) 10.6 7 5 90 4 41.22
Nuestro
diseño
(SiGe 0.35) 10.6 10.714 7.6 57.09 3.79 69.06
[24] (CMOS 0.18) 11 16 4.6 100 5.4 70.85
[25] (CMOS 0.18) 27 6 6 68 4 99.26
BLOQUE3
Conclusiones
Presupuesto
Conclusiones
67. Amplificador distribuido HBT
Tecnología SiGe 0.35 μm
Ancho de banda 3.1-10.6 GHz
Ganancia 10.714 dB
Figura de ruido (NF) 7.6 dB
Área del chip 0.734 mm2
Consumo de
potencia
57.09 mW
resumen deresultados
BLOQUE3
Conclusiones
Presupuesto
Conclusiones
72. Costes Total (€)
Costes de herramientas software 106.21
Costes de equipos informáticos 288,12
Costes de fabricación 734
Costes de recursos humanos 34450
Subtotal 35578.33
IGIC (5%) 1778.91
PRESUPUESTO TOTAL 37357.24
presupuesto
BLOQUE3
Conclusiones
PresupuestoPresupuesto
73. DISEÑO DE UN AMPLIFICADOR
DISTRIBUIDO PARA ULTRA WIDE BAND
BASADO EN HBT DE LA TECNOLOGÍA
SIGE 0.35 µm DE AMS
Titulación: Sistemas Electrónicos
Tutores: Francisco Javier del Pino Suárez
Roberto Díaz Ortega
Autor: Víctor Déniz González
Fecha: Junio 2008
Notas del editor
Buenas tardes, voy a dar paso a la lectura del proyecto fin de carrera titulado ”Diseño de un amplificador distribuido para ultrawideband basado en hbt de la tecnología sige 0.35 micras de ams”
El proyecto lo hemos estructurado en 3 bloques bien diferenciados, en el bloque uno veremos una breve introduccion para pasar a destacar las principales caracteristicas de los sistemas de rf, posteriormente se expondrán los objetivos de este proyecto para luego pasar el estandar ieee 801.15.3, terminaremos con la teoria de los amplificadores distribuidos y la tecnologia s35d4.En el bloque 2 veremos….
En la actualidad las redes inalambricas van desde redes de voz y datos globales en las que los usuarios establecen conexiones a larga distancias a redes por infrarrojos o radio frecuencia de corta distancia, dispositivos como pdas,portatiles, relojes emplean en la actualidad este tipo de redes.
Las redes inalambricas las podemos clasificar en fijas y moviles, dentro de las redes inalambricas fijas se encuentras las mmds,lmds,microondas punto a punto, enlaces opticos.En las redes inalambricas moviles nos encontramos con las wwan,wman,wlan,wpam.
En esta figura se muestra una comparacion de la tasa binaria frente la movilidad. Donde destaca uwb con mayor tasa binaria y se encuentra enmarcado en las redes inalambricas de area personal.
En la actualidad bluetooth es la tecnologia dominante en el mercado, debido a sus ventajas, trabaja en la banda ism a 2.45 GHz, su espectro se divide en 79 canales de 1 Mhz cada uno, y puede alcanzar velocidades de transmision de hasta 2.1 mbps, esta velocidad es insuficiente para las velocidades que demanda el mercado en la actualidad. Es por ello que aparece uwb…
ISM:aplicaciones industriales cientifico- medicas
Como dijimos anteriormente se encuentra enmarcada en las redes inalambricas de area personal, wpan, pudiendo alcanzar velocidades de transmision de 400 ó 500 Mbps, posee un ancho de banda de unos 11 GHz aproximadamente.
Existen 2 métodos para la generacion de señales uwb: iruwb,cbuwb. La comision Federal de comunicaciones establecio que el metodo utilizado para la generacion de señales de uwb seria cbuwb.
Existen varias propuestas para el estandar de uwb, pero nosotros nos hemos decantado por el desarrollado por la MBOA que dividio el espectro de 3.1 a 10.6 GHz, donde los datos seran modulados en qpsk-ofdm de 128 bits, existiendo 14 bandas de 528 MHz cada una y permitiendo alcanzar tasas binarias que van desde los 53.3 Mbps hasta los 480 Mbps.
En la figura mostrada se presenta el diagrama de bloques de un sistema de uwb donde vemos el lugar que ocupa el diseño implementado en este proyecto, que nuestro amplificador se ecuentra despues de que la señal sea filtrada por el filtro inicial,y antes del mezclador.
El objetivo principal de este proyecto es la implementacion de un amplificador de bajo ruido……..
La ganacia de un circuito determina la relacion existente entre la señal a la salida y la de la entrada.
Siendo su valor en db…..
Se define como ruido toda señal interferente con la señal deseada, en un sistema aunque no haya señal a la entrada siempre aparece una pequeña señal a la salida, la cual se denomina potencia de ruido.
Por lo tanto el factor de ruido se define como la potencia de ruido a la salida de nuestro circuito partido por la potencia de ruido a la entrada del mismo por la ganancia de éste.
Considerando que G es la relacion existente entre la señal de la salida y la de entrada, deducimos que nuestro Factor de ruido total es el expresado por F=……
Normalmente en sistemas de RF se suele hablar de figura de ruido en lugar de factor de ruido que no es mas que la representacion en db de éste.
En un sistema de varias etapas la figura de ruido total vendria dada por ……… donde se aprecia que la figura de ruido más contribuyente al ruido total del sistemas es el de la primera etapa.
Este coeficiente esta relacionado con el coeficiente de reflexion (ЃL) , que indica una medida cuantitativa de la adaptacion del circuito a la entrada (VSWR1) o a la salida (VSWR2)
Zl es la impedancia de carga y Zo es la impedancia de la linea de transmision.
Por lo tanto si terminamos la linea de transmision con una impedancia igual a su impedancia caracteristica, el coeficiente de reflexion sera 0, o lo que es lo mismo VSWR=1
Como mencionamos anteriormente la MBOA dividio el espectro de 3.1-10.6 GHz en 14 bandas de 528 MHz cada una, utilizando una modulacion qpsk-ofdm 128 bits.Permitiendo una tasa de datos de 53.3-480 Mbps. Se puede apreciar que la frecuencia central de las bandas vendra dada por 2904+528* nb, siendo nb el numero de la banda que va desde 1 a 14.
Inicialmente las lineas de trabajo se encuentran centradas en la banda de frecuencias que va desde los 3.1 GHz hasta los 4.7 GHz, que son los pertenecientes al grupo 1, dejando de esta manera los grupos 2,3,4 y 5 para aplicaciones en el futuro.
En la siguiente figura se muestra el diagrama de bloques de un receptor para uwb establecido por la mboa utilizando una estructura de zero-if. La señal proveniente de la antena, pasa por un filtrado inicial el cual reduce las interferencias fuera de la banda. El siguiente bloque seria un amplificador de bajo ruido presentado en este proyecto seguido de un mezclador en cuadratura que convierte a frecuencias intermedias nula. El sintetizador es el encargado de proporcionar las señales en cuadratura y los saltos de frecuencia del oscilador local. El filtro en banda base proporciona filtrados y ganancias variables. La señal en banda base es digitalizada por un conversor analogico digital que precede a un procesador digital en banda base.
A la hora de implementar un receptor de MB-OFDM existen una serie de desafios que son necesarios solventar:
Necesidad de una adaptacion de la impedancia de entrada de banda ancha, Se necesita un LNA capar de proporcionar una figura de ruido baja, una alta ganancia y un consumo de potencia bajo.
Cuando recibimos en un canal, la señal de otros canales entran en el receptor y aparecen señales bloqueantes. Si conseguimos minimizar dichas señales mejorariamos la linealidad.
Se necesita unos filtros con un alto rechazo a la frecuencia de corte de 264 MHz.
Los receptores necesitan un sintetizador de frecuencia de banda ancha ágil, para toda la banda de 3.1-10.6 GHz
Los sistemas de banda ancha emplean esquemas complejos de modulacion. Debido a la aglomeracion en la constelacion se necesita una ganancia equilibrada entre los canales I y Q y eficiencia en las fases en cuadratura del OL
Al tener un ancho de banda grande,los armonicos del oscilador local puede enviar algun canal no deseado de uwb a la FI e interferir el canal no deseado. Por lo que se necesita una cierta pureza del OL.
En la siguiente tabla se muestran las especificaciones de un receptor empleado en uwb…..
El concepto de amplificacion distribuido tiene alrededore de 50 años, fue Ginzton el primero en ultilizar el termino de amplificacion distribuida en 1948, años despues se encontro dicho concepto en una patente por de Percival en 1937.
Desde entonces se extendieron diversas topologias, inicialmente se emplearon MESFETS, debido a sui buenas caracterisiticas como son bajo ruido, alta ganancia y frecuencia de corte, aunque son mas caros,por lo que la tendencia es ir a tecnologias coste inferior,a mas economicas, donde basicamente todas las investigaciones e han centrado en implementarlos con MOSFETs, por lo tanto el objetivo de nuestro en este proyecto consiste en realizar el mismo tipo de amplificadores empleando transistores bipolares de heteroestructura disponible en la tecnologia de ams
En la actualidad se estan empleando topologias que emplean MOSFET y HBT, como el desarrollado en este proyecto, conviertiendose ésta en una buena metodologia para el diseño de circuitos de RF y de ancha banda elevados, a un coste relativamente bajo.
En la siguiente figura se muestra un amplificador distribuido que como novedad se ha realizado empleando transistores HBT en lugar de utilizar MOSFETS, debemos de ser capaces de modificar este circuito para que nos den los resultados esperados e incluso intentar que supere las prestacions de los implemantados con transistors MOSFETs.
Señalar y explicar donde estan los puertos y explicarlos…
Conceptualmente un amplificador distribuido….
Las etapas de ganancia se encuentran conectadas de forma que sus capacidades estan separadas….
Para separar las capacidades se emplean los elementos inductivos…
Para generar el elemento capacitivo de la linea de puerta (en el caso de MOSFET, base en HBT) se utiliza...
A medida que la señal de RF viaja por la linea de base…
Si la velocidad de fase en ambas lineas son iguales, entonces la señal se ira amplificando y sumando en cuanto la señal se vaya desplazando a la salida.
La naturaleza distribuida de las capacidades hace que el amplificador consiga un gran ancho de banda, sin embargo, debido al numero de etapas de transconductancia, el consumo de potencia suele ser mayor que cualquier LNA de una o 2 etapas…
Decir el porque de las L/2 de ambas lineas
9.59
Para el calculo de un diseño basico de 4 etapas tenemos que conseguir que las bobinas de la linea de base y colector esten adaptadas y que la capacidad de la linea de base sea igual a la de la linea de colector.
En estas condiciones podriamos afirmas que las corrientes de salida y entrada estan sincronizadas en fase, por lo que la ganancia vendria dada por la siguiente expresion.
Es evidente que existe una dependencia con la frecuencia, la cual podria causar un pico en la gananacia cerca dela frecuencia de corrte. Existen varios metodos para reducir este efecto indeseable. Uno de ellos es el metodo de Staggering descrito por Sarma que se define éste como la relacion entre la frecuencia de la linea de colector y la linea de base, mostrandose como valor optimo 0.7.
Las figuras de merito nos permite comparar diversos diseños similares al nuestro en funcion de ciertoa paramnatros,los parametros estudiados en nuestra figura de merito son: Ganancia, ancho de banda, potencia consumida, factor de ruido, planitud (flatness)
El flatness es un parámetro muy a tener en cuenta en este tipo de diseños ya que en la transmision de datos a alta velocidad es fundamental que la ganancia sea lo más plana posible para que no existan errores en la transmision.
El flatness se define como la diferencia existente entre la ganancia maxima expresada en dbs y la ganancia minima en nuestra banda de interes que como ya dijimos va desde los 3.1 -10.6 GHz.
Nuestra figura de merito quedaria de la siguiente manera….
Explicar que cuanto mas ganacia y mas ancho de banda tiene nuestro circuito mejor sera nuestra figura de merito, y cuando mayor sea el ruido, flatness y consumo peor sera nuestea figura de merito.
Por lo tanto tenemos una figura de merito que resalta lo que tiene que ser bueno y penaliza lo que tiene que ser malo y eso nos va a servir para comparar nuestro diseño con otros de similar estructura.
Este es el circuito del que partimos a la hora de diseñar nuestro amplificador distribuido cuyas especificaciones iniciales se muestran a continuacion:
NOMBRAR HERRAMIENTAS
Tras realizar diversas pruebas comprobamos que la tecnica de staggering no introduce mejoras significativas en nuestro diseño por lo que hemos decidido, ya que las frecuencias de corte e impedancia son iguales en ambas lineas, las bobinas tendran el mismo valor, siendo su valor teorico el mostrado.
Los valores más cercanos a los teóricos que hemos encontrado son estos que posteriormente veremos que se ajustan perfectamente a nuestro diseño,alcanzando los objetivos impuestos anteriormente.
Los elementos capacitivos los podemos determinar mediante la ecuacion, lo que ocurre es que ésta no tiene en cuenta los elementos parasitos de los transitores por lo que tenemos que hacerlo mediante simulacion para poder tener en cuenta todos los paramatros
Decir que para cada valor de area se ha efectuado un barrido de cual seria el valor de condensador de ambas lineas optimo para obtener los mejores resultados. Luego de entre todos los valores de area tenemos que elegir cual sera la mejor, vemos que los valores de area de 4-8 son los que mejores resultados nos ofrecen
En esta figura se muestra el layout resultante de nuestro amplificador,en donde en la parte superior se encuentran situadas las bobinas pertenecientes a la linea de colector, siendo los valores de las bobinas de entrada y terminacion de linea de 1.15 nH y el de las bobinas intermedias de 1.447 nH, de la misma manera de encuentran las bobinas de la linea de base con los mismos valores.
Las Capacidades….
En la parte central del diseño se encuentran los transistores de las 4 etapas de ganancia siendo esta la vista detallada, donde se aprecia los terminales colector, base , emisor del mismo.
En la parte central superior e inferior se encuentran situados los planos de masa, los cuales deben de estar conectados al sustrato.
Proporciona un aislamiento entre lineas, los que se veria reflejado una mayor ganancia y ancho de banda, aunque una peor linealidad.
Este tipo de estructura nos disminuiria el consumo de potencia asi como el área de nuestro circuito.
Buenas tardes, voy a dar paso a la lectura del proyecto fin de carrera titulado ”Diseño de un amplificador distribuido para ultrawideband basado en hbt de la tecnología sige 0.35 micras de ams”