El documento describe los métodos de sincronización en redes digitales, las jerarquías de multiplexación digital PDH, el alineamiento de tramas y la alarmística. Explica que en 1959 se desarrolló el proyecto Essex que consistía en una central de conmutación digital con concentradores PCM y transmisión digital, siendo uno de los problemas iniciales la sincronización de los centros de la red. Luego detalla los componentes y características de las redes PDH plesiócronas, incluyendo los diferentes niveles jerárquicos de multiple
APORTES A LA ARQUITECTURA DE WALTER GROPIUS Y FRANK LLOYD WRIGHT
PDH
1. Ing. Fernando Mendioroz, MSc. (c.)
Popayán, 2014
Universidad del Cauca
Facultad de Ingeniería Electrónica y Telecomunicaciones
Departamento de Telemática
2. Métodos de Sincronización de una red
Órdenes Jerárquicos de Multiplexación Digital PDH
Alineamiento de Trama
Justificación
Alarmística
3. En 1959 la Bell Labs desarrolló el proyecto Essex
(Experimental Solid State Exchange) consistente en una
central de conmutación digital con concentradores PCM y
transmisión digital.
Uno de los problemas descubiertos desde aquella época es
la sincronización de los centros de la red (plesiócronos
mutuamente). Por sincronizar se entiende el proceso de
hacer esclavo (Slave) un reloj desde otra señal.
En las redes digitales se mezclan las áreas internamente
sincrónicas conectadas con áreas plesiócronas entre sí.
(R. Ares, 2000)
4. Las redes pueden ser sincronizadas mediante una
combinación compuesta por:
Centros de Conmutación Internacionales que funcionan
con sincronización plesiócrona entre sí, con relojes de
alta estabilidad y memorias buffer para reducir el número
de deslizamientos;
Centros Nacionales Regionales con sincronización
síncrona despótica o plesiócrona jerarquizada y centros
locales con sincronización síncrona despótica. Los relojes
de estrato superior se sincronizarán mediante receptores
GPS.
(R. Ares, 2000)
5. Red Plesiócrona
Relojes independientes de alta precisión. La frecuencia se mantiene dentro
de cierto margen. El uso de memorias elásticas compensa las fluctuaciones
en las relaciones de fase.
Cada una de las centrales
posee un reloj que
determina los instantes en
los cuales se realiza la
conmutación de bits.
Para compensar la
estabilidad limitada a
largo plazo, los relojes
deben ser controlados de
vez en cuando contra
alguna frecuencia de
referencia externa.
7. Métodos de Sincronización de una red
Órdenes Jerárquicos de Multiplexación Digital PDH
Alineamiento de Trama
Justificación
Alarmística
8. En la transmisión de señales digitales se recurre a la
multiplexación con el fin de agrupar varios canales en un
mismo vínculo.
Si bien la velocidad básica usada en las redes digitales se
encuentra estandarizada en 64 Kbps, las velocidades de los
órdenes de múltiplex en cambio, forman varias jerarquías.
Se tiene la jerarquía americana (24 canales) y la europea
(30+2).
Las velocidades de cada orden son levemente superiores al
producto de la velocidad de tributario por el número de
entradas debido al agregado de información de Overhead:
2 Mbps → 8Mbps → 34 Mbps → 140 Mbps → 565 Mbps
Jerarquías Digitales
(R. Ares, 2000)
9. Las jerarquías de 1544 y 2048 Kbps se diferencian tanto en la
codificación como en la trama.
La norma de facto de 24 canales que da origen a 1544 Kbps se
deriva del hecho que la Bell Labs (1960) pretendió mantener la
compatibilidad con el sistema de 24 canales FDM (Frequency
Division Multiplex o División por Múltiplex de Frecuencia). El
origen de los 24 canales FDM se remonta al momento que se
disponía de un tubo de vacío con un ancho de banda de 96
kHz (equivalente a 24 canales de 4 kHz de ancho de banda).
En su lugar Europa, algunos años más tarde (1965), cambió la
codificación (impuso la ley A en vez de ley μ) e incorporó la
velocidad de 2048 Kbps para adoptar una potencia de 2.
Jerarquías Digitales
(R. Ares, 2000)
10. La interfaz eléctrica de los multiplexores PDH se muestra en la tabla
siguiente. El código de línea es el HDB3 para las velocidades hasta 34
Mbps y el CMI para 140 Mbps.
Jerarquías Digitales
(R. Ares, 2000)
11. Sincronismo entre Extremos PDH
CK = N
MUX N
MUX N + 1
Tx/Rx N + 1
VCO
Multiplexor
Transcreceptor
de Radio
Transreceptor
óptico guiado
12. Sincronismo entre Extremos PDH
Se observa que en un nivel de
multiplexación intermedio (nivel
genérico N) se dispone de un reloj
para el proceso de transmisión que se
sincroniza en forma interna o se
esclaviza con el reloj desde la
recepción.
El sistema de transmisión es:
Sincrónico en el último nivel de multiplexación;
Plesiócrono en el resto de los niveles.
En el nivel superior (N+1) se conecta el equipo transreceptor (fibra
óptica o radioenlace) que se encuentra en serie para la circulación del
reloj.
En un nivel puede existir un reloj para cada
dirección o un bucle que contienen 4
osciladores controlados por tensión (VCXO)
conectados en cadena.
(R. Ares, 2000)
CK = N
MUX N
MUX N + 1
Tx/Rx N + 1
VCO
Multiplexor
Transcreceptor
de Radio
Transreceptor
óptico guiado
13. Sincronismo entre Extremos PDH: Características
El primer nivel de múltiplex se trata bajo la forma de octetos, el resto en
forma de bits.
Longitud de trama de distintos niveles no uniforme.
Sincronismo mediante alineamiento de trama.
Interfaces no estandarizadas.
Baja Capacidad de los canales de servicio.
Múltiplex en niveles superiores no estandarizada.
Pobre gestión: Recolección de alarmas, canales de supervisión y servicio
no normalizados.
Orientado a equipo.
Sincronismo de reloj y trama de a niveles.
14. Primer Orden Jerárquico –Europeo-
La organización temporal de los canales digitales se
realiza mediante la Multitrama MFR (Multi Frame)
consistente en 16 Tramas FR (Frame) numeradas desde
fila 0 a 15.
Cada trama contiene 32 Intervalos de Tiempo TS (Time
Slot), numerados de 0 a 31. Cada intervalo de tiempo
lleva un octeto de un canal de 64 Kbps.
En lo que respecta a los tiempos la trama tiene una
duración de 125 μseg, correspondiente al período de
muestreo de una señal telefónica (8 kHz). Cada uno de
los 32 intervalos de tiempo dura entonces 3,9 μseg y
cada bit tiene una duración de 488 nseg. Una multitrama
ocupa un tiempo de 2 mseg.
(R. Ares, 2000)
15. Primer Orden Jerárquico –Europeo-
El intervalo de tiempo TS:0 se utiliza para enviar el
alineamiento de trama e información de supervisión del
enlace.
El intervalo de tiempo TS:16 se usa para Señalización
Asociada al Canal (CAS).
En este sistema de señalización, los intervalos TS:1 a
TS:15 y TS:17 a TS:31 llevan los canales de telefonía
digital o datos a 64 Kbps. El conjunto de 32 canales
(intervalos de tiempo) de 64 kbps constituyen los 2048
kbps.
(R. Ares, 2000)
16. Alineamiento de Trama y CRC
(R. Ares, 2000)
En la figura de la diapositiva a continuación se observa la información
contenida en el TS:0: Se alternan dos palabras de alineamiento de
trama, denominadas con las siglas FR (Frame) y NFR (No-Frame):.
Palabra FR: C 0 0 1 1 0 1 1
Palabra NFR: C 1 A N N N N N
Los bits C constituyen una señal de 8 Kbps que lleva información de
paridad (CRC-4).
El bit A se usa para enviar una alarma de Pérdida de Alineamiento de
Trama o LOF (Loss Of Frame) hacia el terminal corresponsal o
remoto.
Los bits N se encuentran reservados para uso nacional y corresponde
a informaciones de 4 kbps en cada bit (N=1 si no son usados).
18. Trama para la señal T1 – Sistema Americano
(R. Ares, 2000)
Es una norma de facto de la Bell-1962 y se muestra en la
figura de la diapositiva siguiente.
El canal telefónico se digitaliza mediante la ley μ, con
frecuencia de muestreo de 8 kHz y codificación de 8
bits/muestra. La ley μ dispone de 15 segmentos (8 tramos
para cada polaridad) y 8 bits (1 de signo, 3 de segmento y 4
de amplitud).
La trama consiste de 24 intervalos de tiempo de 8 bits y 1
bit por trama para alineamiento de trama y multitrama. La
velocidad es de 193 bits/trama y 1544 Kbps.
19. Trama para la señal T1 – Sistema Americano
(R. Ares, 2000)
Una multitrama ocupa 12 tramas.
Las palabras de alineamiento se transmiten entrelazadas
(alineamiento de trama: 101010; alineamiento de
multitrama: 001110).
La señalización se envía en el octavo bit (el menos
significativo de la muestra) de las tramas 6 y 12,
correspondiente a la vía A y B de la señalización E&M
respectivamente. Es decir, se aplica el denominado "robo de
bit" transmitiendo una muestra de 7 bits con un bit de
señalización cada 6 tramas.
23. Características de la Jerarquía Digital Plesiócrona
(R. Ares, 2000)
El primer orden jerárquico se multiplexa sucesivamente para obtener mayores
velocidades y una multiplicación de la capacidad. La jerarquía plesiócrona
correspondiente a 2048 Kbps multiplexa en pasos de 4 entradas (tributarios de
nivel inferior) para obtener la jerarquía superior.
24. (R. Ares, 2000)
Tramas de Orden Superior
En la figura se observan las tramas digitales para los niveles jerárquicos a partir del
segundo orden. Si bien el número de canales se multiplica por 4 a cada paso, la velocidad
es levemente mayor a 4 debido al agregado de señales adicionales. Se describe en detalle
el orden segundo ya que el resto son una extensión conceptual de éste.
25. (R. Ares, 2000)
Trama Digital de 8448 Kbps
Al multiplexor de segundo orden ingresan 4 tributarios de 2048
Kbps cada uno, cuya velocidad tiene una tolerancia de ±50 ppm
(equivalente a ±102,4 b/s).
La trama consiste en 848 bits/trama y se encuentra dividida en 4
subtramas de 212 bits; cada una se divide en 53 grupos de 4 bits.
Al inicio de la trama se tiene un encabezado (overhead) con
información de alineamiento de trama, alarma, bits de justificación
positiva (Stuffing) y bits de control de justificación.
La justificación positiva permite entrelazar 4 entradas denominadas
tributarios de distinta velocidad dentro de la tolerancia de 50 ppm.
Armado
26. (R. Ares, 2000)
Trama Digital de 8448 Kbps
FAW (Frame Alignment Word)
La palabra de alineamiento de trama
consiste de 10 bits (1111 0100
00AN) y permite el sincronismo del
receptor.
La pérdida de alineamiento de trama
LOF se produce cuando se detectan
con error 4 palabras consecutivas.
Para la recuperación del
alineamiento se deben leer
correctamente 3 palabras
consecutivas.
Durante la falta de alineamiento, la señal de los tributarios se reemplaza
por una señal de indicación de alarma AIS consistente en una secuencia
de bits “1”.
27. Trama Digital de 8448 Kbps
El bit N de la palabra de alineamiento se encuentra reservado para uso
nacional (si no se usa, se coloca un bit “1”); aplicado para alarma de
tasa de error de bit o BER (Bit Error Rate) remota.
El bit A oficia de alarma distante al terminal remoto durante el tiempo
de falta de alineamiento de la trama (A=1 para alarma y A=0 en estado
normal).
Los datos provenientes de los tributarios se entrelazan por bits en la
zona denominada carga útil de la trama.
El proceso de multiplexación es transparente a la organización de la
trama del orden jerárquico inferior. Es decir, la información del
tributario de entrada sólo debe cumplir con los requisitos de velocidad,
nivel y código, sin importar la organización interna de los datos.
Bits Extras
(R. Ares, 2000)
28. Trama Digital de 8448 Kbps
La velocidad de los tributarios de entrada es de 2048 Kbps
como valor nominal y con tolerancia de ±50 ppm (±102
b/s).
El entrelazado de 4 afluentes de entrada cuya velocidad
puede no ser exactamente igual (funcionamiento
plesiócrono); requiere entonces de la aplicación del proceso
de Justificación Positiva.
La justificación positiva consiste en asignar a cada afluente
una capacidad levemente superior a la real y rellenar el
exceso con bits de justificación (Stuffing) que se eliminan
en el proceso de demultiplexación.
Velocidades
(R. Ares, 2000)
29. Trama Digital de órdenes superiores a 8448 Kbps
Por encima de los 8448 Kbps se encuentran el tercer y cuarto
orden jerárquico.
El quinto orden se ha determinado para aplicaciones con interfaz
para fibras ópticas. La organización de las tramas es similar. Se
disponen de palabras de alineamiento de trama al inicio de cada
organización de iguales características.
Siempre se dispone de una alarma para informar de la falta de
alineamiento local al terminal remoto.
El proceso de justificación positiva es conceptualmente idéntico.
El número de bits de control de justificación es 3 o 5 para
corregir 1 o 2 errores.
(R. Ares, 2000)
30. Métodos de Sincronización de una red
Órdenes Jerárquicos de Multiplexación Digital PDH
Alineamiento de Trama
Justificación
Alarmística
31. Lógica de Alineamiento de Trama
Se trata de la lógica, mediante un diagrama de estados finitos,
usada para reconocer la palabra de alineamiento de trama FR.
Supóngase partir del estado de no alineamiento LOF. Para
llegar al estado de alineamiento de trama, el receptor debe
reconocer consecutivamente las palabras FR-NFR-FR. Luego de
esta última palabra FR comienza el estado de alineamiento de
trama.
Para perder el alineamiento o LOF, el receptor debe recibir con
error la secuencia FR-FR-FR o la secuencia NFR-NFR-NFR en
forma consecutiva.
La palabra FR se codifica como: x001 1011.
La palabra NFR se codifica como : x1xx xxxx.
(R. Ares, 2000)
36. Lógica de Alineamiento de Trama
Durante el tiempo de alineamiento, el receptor sólo observa
el estado de los bits cada 125 μseg, es decir cada 256 bits.
En tanto se tenga pérdida de trama (LOF) se deben estudiar
la totalidad de los bits recibidos para reconocer la palabra
FR.
Además se reemplazan los intervalos de tiempo TS que
llevan información de canal por una Señal de Indicación de
Alarma AIS (Alarm Indication Signal), consistente en una
secuencia continua de bits “1”.
Por otro lado, el receptor induce al transmisor para colocar
el bit A=1 en la palabra NFR de alineamiento. Este bit oficia
de alarma remota de pérdida de trama del terminal
corresponsal.
(R. Ares, 2000)
38. Lógica de Alineamiento de Trama
El bit C se utiliza para enviar una trama de Control de Redundancia Cíclica
CRC-4, que actúa como bits de paridad para el control de la tasa de error. La
secuencia que se coloca es:
C1 0 C2 0 C3 1 C4 0 C1 1 C2 1 C3 E C4 E
donde la secuencia 001011 es la palabra de alineamiento para la trama CRC.
Los bits C1...C4 se calculan mediante el criterio de redundancia cíclica como
bits de paridad para la detección de errores.
Los bits E actúan como alarma remota de recepción de errores. Como una
multitrama tiene 2 secuencias CRC-4 se disponen de 2 bits E (uno para cada
secuencia CRC).
El polinomio generador de los bits de paridad es X4+X+1. Se efectúan 1000
comparaciones CRC-4 por segundo.
Se puede emitir la alarma de tasa de error o pérdida de trama LOF cuando se
supera un umbral de comparaciones erróneas.
(R. Ares, 2000)
39. Lógica de Alineamiento de Trama
TRAMA 1 TRAMA 2
i
i
TRAMA 5TRAMA 4TRAMA 3
•En un flujo binario permanente que proviene de un proceso de multiplexación TDM,
se hace necesario individualizar la información de cada uno de los canales.
•Para ello se coloca una información especial llamada Palabra de Alineamiento de Trama o
FAW (Frame Alignment Word) cada vez que se recorren todos los canales, o sea, cuando
se recorre una trama. Esta información especial deberá ser luego discriminada del
resto de la información.
•La FAW puede ser distribuida en varias partes de la trama, como se muestra en la
siguiente figura:
FAW Canales TDM
TRAMA 1 TRAMA 2
i
i
TRAMA 5TRAMA 4TRAMA 3
FAW distribuida
J. F. Gallo (2000)
40. Lógica de Alineamiento de Trama – FAW: Selección
< PALABRA DE ALINEAMIENTO DE TRAMA >
* * * 1 1 1 1 1 1 1 * * * * *
* * * * 1 1 1 1 1 1 1 * * * *
< SINCRONISMO LOGRADO POR UNA
IMITACIÓN
DE LA PALABRA DE ALINEAMIENTO >
IMITACIÓN
Si la palabra de alineamiento se toma de manera que todos sus dígitos binarios sean
iguales la probabilidad de imitación, apenas corriéndose un bit, es del 50%.
Para aumentar la distancia de posible imitación a por lo menos una palabra de
distancia, debe buscarse una palabra asimétrica de K bits como por ejemplo
11110000, allí la probabilidad de imitación apenas se aleja un largo de palabra es de
1 en 2K.
Si se asimila la palabra a una señal no retorno a cero (NRZ), se puede afirmar que lo
que se busca es una forma de onda tal que la auto-correlación sea igual a 1 en el
preciso lugar que coincide con la verdadera palabra de alineamiento; en tanto igual a
0 (correlación nula) para el resto de los corrimientos de K bits a cada lado.
Información con 50%
de probabilidad de ser “1”
J. F. Gallo (2000)
41. Lógica de Alineamiento de Trama
Diagrama de Transición de Estados en la Estrategia Serie
GRUPO DE BITIOS DE INFORMACIÓN
GRUPO DE BITIOS DE LA PALABRA DE ALINEAMIENTO
GRUPO DE BITIOS DE LA IMITACIÓN DE LA PALABRA DE ALINEAMIENTO
GRUPO DE BITIOS DE INFORMACIÓN A N BITIOS DE UNA IMITACIÓN, PERO
QUE NO IMITA
A ALINEAMIENTO EN TRAMA
B CÓDIGO DE TRAMA NO DETECTADO EN TRAMA N
C CÓDIGO DE TRAMA NO DETECTADO EN TRAMA N+1
D CÓDIGO DE TRAMA NO DETECTADO EN TRAMA N+2
E FUERA DE ALINEAMIENTO LA TRAMA (EN BÚSQUEDA BIT A BIT)
F CÓDIGO DE TRAMA DETECTADO EN TRAMA O (ESTADO DE ESPERA)
G CÓDIGO DE TRAMA DETECTADO EN TRAMA1 (ESTADO DE ESPERA)
X
C
A
B G
D F
E
ESTADO ALINEADO
BÚSQUEDA DE
PALABRA DE
ALINEAMIENTO
POR CADA TRAMA
ESTADO DESALINEADO
BÚSQUEDA DE
PALABRA DE
ALINEAMIENTO
POR CADA BIT
J. F. Gallo (2000)
42. Lógica de Alineamiento de Trama
Diagrama de transición de estados en la Estrategia Paralelo
C
A
B
D
E
G
F
G´
F’
G´´
F’’
NÚMERO DE LOCALIZACIÓN DE LOS SLOTS PROCEDIMIENTO DE
ALINEAMIENTO
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 PARALELO SERIE
Trama 1 1,3,7,12,15,19 1
ESTADO F
Trama 2 3,7,12,15 3
ESTADO F
Trama 3 3,7,12 3
ESTADO G
Trama 4 7,12 5
ESTADO F
Trama 5 7
(ESTADO (A)
7
ESTADO F
Trama 6 7
ESTADO G
Trama 7 7
ESTADO A
Trama 8 .
Bits de FAW verdadera
Bits de emulación de FAW
Bits de carga útil de
información
J. F. Gallo (2000)
43. Lógica de Alineamiento de Multitrama
TRAMA 1
i
i
TRAMA 2
Información de un canal que refresca la información más rápido que la trama
(mayor volumen de información por trama)
Información de canales que refrescan la información una vez por trama
FAW
SUBTRAMA 4SUBTRAMA 3SUBTRAMA 2
1 3X 2X2 X 1X
SUBTRAMA 1
4 X X
TRAMA 1
TRAMA
Los conceptos de trama y de subtrama se pueden cambiar por multitrama y trama
respectivamente, y la información de mayor repetitividad y menor repetitividad pueden
ser de volúmenes intercambiados a los mostrados en las figuras.
La subdivisión de la trama subdividiendo la FAW permite realinear la
información del canal que refresca más veces, más rápido, usando la parte
X que se repite igualmente todas las veces para ello. La parte numerada se
usa, como anteriormente, para alinear el resto de los canales que refrescan
una vez por trama, en forma posterior al alineamiento de las subtramas.
J. F. Gallo (2000)
44. Tiempo de Alineamiento
F = n° de dígitos de la FAW
N = n° de dígitos de la trama completa bits de información.
x = punto de arranque de la búsqueda en la trama con 0 x 1 imitaciones de FAW
𝑥. 𝑁 = n° de dígitos antes de la verdadera FAW o acumulados equivalentes
P(F) = Probabilidad de que la FAW sea imitada
S(F) = Probabilidad de que la FAW no sea imitada, luego: S(F)=1- P(F)
Indicación del tiempo acumulado mientras no hay imitación; en total también suma 𝑥. 𝑁
𝑇𝐹 =
1
𝑣𝑒𝑙. 𝑑𝑒 𝑡𝑟𝑎𝑚𝑎
𝑃 𝐹 . 𝑥. 𝑁
𝑆(𝐹)
+ 𝑥 =
𝑥
𝑣𝑒𝑙. 𝑑𝑒 𝑡𝑟𝑎𝑚𝑎
𝑁
2 𝐹 − 1
+ 1
llamando a=F/N, 𝑇𝐹 =
𝑥
𝑣𝑒𝑙.𝑑𝑒 𝑡𝑟𝑎𝑚𝑎
𝑁
2 𝛼.𝑁−1
+ 1
TRAMA 1 TRAMA 2
i
i
TRAMA 5TRAMA 4TRAMA 3
Asume datos puramente aleatorios, luego 𝑃 𝐹 = (1 2) 𝐹
Supone que una segunda imitación no ocurre exactamente una trama después de la primera,
Luego, el tiempo empleado en descartar cada imitación iguala al tiempo ocupado por cada trama.
Para llegar a la auténtica FAW se deben hacer una proporción de 𝑺 𝑭 . 𝒙. 𝑵 pruebas (sin haber
detectado ninguna imitación) y una proporción de 𝑷 𝑭 . 𝒙. 𝑵 pruebas, reexaminando el flujo una
trama después antes de continuar con la búsqueda bit a bit.
Si 𝑇𝐼 = tiempo empleado en buscar imitaciones no repetidas =
𝑃 𝐹 .𝑥.𝑁
𝑆 𝐹 . 𝑣𝑒𝑙.𝑑𝑒 𝑡𝑟𝑎𝑚𝑎
Si 𝑇𝐹 = tiempo total de búsqueda = 𝑇𝐼 + tiempo en desplazar 𝑥. 𝑁 dígitos (
𝑣𝑒𝑙.𝑑𝑒 𝑏𝑖𝑡𝑠
𝑁
= 𝑣𝑒𝑙. 𝑑𝑒 𝑡𝑟𝑎𝑚𝑎)
Consiguientemente, grafica paramétrica en α en
un diagrama N vs. TF .vel de bitios/x
J. F. Gallo (2000)
45. Tiempo de Alineamiento
Peor caso x=1
𝑣𝑒𝑙. 𝑑𝑒 𝑏𝑖𝑡𝑠
𝑁
= 𝑣𝑒𝑙. 𝑑𝑒 𝑡𝑟𝑎𝑚𝑎
Gráfica paramétrica en a en un diagrama N vs. TF . (vel. de bits/x)
𝑇𝐼 = tiempo empleado en buscar
imitaciones no repetidas
𝑇𝐹 = tiempo total de búsqueda =
𝑇𝐼 + tiempo en desplazar 𝑥. 𝑁 dígitos
𝑇𝐹 =
𝑥
𝑣𝑒𝑙.𝑑𝑒 𝑡𝑟𝑎𝑚𝑎
𝑁
2 𝛼.𝑁−1
+ 1
J. F. Gallo (2000)
46. Alineamiento de trama PDH de 1° orden
Formato europeo
XXXXXA1C
Palabra 00 NFAS
3,9s
Bits de reserva
Alarma urgente de Trama con A=1
normal con A=0
BIT de Control de Redundancia Cíclica
87654321
Canal 27
Posición dentro
del segmento
Número de segmento
Polaridad (compresión A)
TRAMA 0 (par) TRAMA 1 (impar)
31 00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16
3,9s
Palabra de alineamiento de Trama
BIT de Control de
Redundancia Cíclica
1101100C
Palabra 00 FAS o FAW
15 00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 00 01 . . . . Nº de Trama y de Palabra en la Multitrama
dcbadcba
Palabra i
Bits de señalización
del canal i+15 de la trama
Bits de señalización del canal i de la trama(se recomienda xx01) .
XXAX0000
Palabra 00
Alarma de multitrama
en sentido inverso
Palabra de alineamiento
de multitrama
Multitrama
15 00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 00 01 . . . Nºde Trama
C4 0 C1 0 C2 1 C3 0 C4 1 C1 1 C2 E C3 E C4 0 C1 . . . .
125s
Secuencia del Control de Redundancia Cíclica de la Trama (bit C)
001011-- Palabra de alineamiento, Cada 16 tramas se calculan 2
veces los bits de paridad C1 a C4 con el polinomio generador:
X4+X+1, cada grupo que detecta error retorna su E en 0.
NFAS: Not Frame Alignment Signal
J. F. Gallo (2000)
47. Alineamiento de trama PDH de 1° orden - Formato europeo
Métodos de Evaluación de errores durante la operación de la trama E1
Tasa de Error de Bit o BER (Bit Error Rate): cantidad de bits errados vs. cantidad de bits
considerados.
Si los errores son producidos por ruido Gaussiano se encuentran distribuidos en forma
aleatoria y uniforme el número de errores 𝑥 en el tiempo T tiene una distribución de
Poisson:
𝑷 𝒙 =
𝝁 𝒙. 𝒆−𝝁
𝒙! 𝑑𝑜𝑛𝑑𝑒 𝝁 𝑒𝑠 𝑒𝑙 𝑣𝑎𝑙𝑜𝑟 𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜 𝑑𝑒 𝑙𝑜𝑠 𝑒𝑟𝑟𝑜𝑟𝑒𝑠
Análisis de BER mediante la palabra de alineamiento:
Trama de 2048 Kbps, con 7 bits de alineamiento en 512 bits por (2 tramas).
Considerando 0,3 s, se tiene 8400 bits que controlar (sólo mirando las FAW).
Fijando un BER=10-3 el valor promedio de errores será de =8,4= 8400/1000.
Con Poisson, se calcula la 𝑃 𝑥 > 8 = 1 − 8 𝑃 𝑥 ≤ 8 = 0.47 ≅ 50% 𝑑𝑒 𝑝𝑟𝑜𝑏𝑎𝑏𝑖𝑙𝑖𝑑𝑎𝑑.
Así controlando 8400 bits en las palabras de alineamiento en 0,3 s, si se hallan 8 bits
errados o más, se tiene un 50% de probabilidad de tener un BER de10-3 o peor.
J. F. Gallo (2000)
48. Alineamiento de trama PDH de 1° orden - Formato europeo
Métodos de Evaluación de errores durante la operación de la trama E1
Si los errores son producidos por ruido Gaussiano, se encuentran distribuidos
en forma aleatoria y uniforme el número de errores 𝑥 en el tiempo T tiene
una distribución de Poisson:
𝑷 𝒙 =
𝝁 𝒙
. 𝒆−𝝁
𝒙! 𝑑𝑜𝑛𝑑𝑒 𝝁 𝑒𝑠 𝑒𝑙 𝑣𝑎𝑙𝑜𝑟 𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜 𝑑𝑒 𝑙𝑜𝑠 𝑒𝑟𝑟𝑜𝑟𝑒𝑠
Análisis con bits de paridad: CRC-4:
Trama de 2048 Kbps, con 4 bits de CRC cada 8 tramas de 256 bits => una
comprobación de CRC, se da sobre 2048 bits.
Fijando un BER=10-3 el valor promedio de errores será de =8,4= 8400/1000.
Además, se tienen 1000 comprobaciones de CRC por segundo.
Con Poisson, se calcula: 𝑃 𝑥 > 8 = 1 − 8 𝑃 𝑥 ≤ 8 = 0.87
Controlando 2048 bits consecutivos en 0,001 s, si se halla error de CRC se tiene
un 87% de probabilidad de tener un BER de10-3 o peor.
J. F. Gallo (2000)
49. Alineamiento de trama PDH de 1° orden - Formato americano
TRAMA 1
i
i
TRAMA 2
24 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 01
Canal 1
1 2 3 4 5 6 7 8
Posición dentro
del segmento
Número de segmento
Polaridad (compresión )
Valores del bit X Multitrama
NÚMERO DE TRAMA 1 2 3 4 5 6 7 8 9 10 11 12 1
Palabra de alineamiento
de trama 1 - 0 - 1 - 0 - 1 - 0 - 1
Palabra de alineamiento
de multitrama - 0 - 0 - 1 - 1 - 1 - 0 -
Si ocurre una alarma en
la dirección de recepción 1
Tramas que son usadas
para llevar señalización
en el bit 8 de cada canal
* *
125s
Bits X
El bit por cada canal refresca cada 0,75 ms
J. F. Gallo (2000)
50. Métodos de Sincronización de una red
Órdenes Jerárquicos de Multiplexación Digital PDH
Alineamiento de Trama
Justificación
Alarmística
51. Las señales de entrada a un multiplexor tienen la misma
tasa de dígitos nominal y sólo difieren una de otra debido a
la estabilidad de sus fuentes de reloj; por otro lado, se tiene
al sistema multiplexor con su propio reloj. Esto constituye
una red de señales plesiócronas. La justificación es el
proceso usado para poder correlacionar señales de datos
generadas por relojes distintos. Es utilizado en órdenes
jerárquicos plesiócronos y sincrónicos.
Cuando existen diferencias de velocidades entre relojes, la
señal transmitida puede tener repetición de dígitos lo que
inducirán errores. Esto se conoce como «Slip»
(deslizamiento). El proceso de justificación sirve para
solucionar los deslizamientos.
52. Justificar es análogo a digitalizar la diferencia de fase de cada
velocidad de muestreo. Lo que realiza es cuantificar las
variaciones fase (en el multiplexor) haciendo la conversión
analógica/digital para poder ser transportadas por el medio.
Entonces, adapta las diferentes velocidades de los tributarios a la
trama superior asignándole a cada afluente una capacidad
levemente superior a la real y rellenar el exceso con bits de
justificación (dichos bits se ponen en ranuras de tiempo
preasignadas) que se eliminan en el proceso de demultiplexación
dependiendo del tipo de justificación.
Los bits de control de justificación (los que determinan qué tipo
de justificación se realizará) se transmiten triplicados por
seguridad, dado que un error en ellos provocará una pérdida de
alineación (ya que, o un dato se interprete como relleno y se
elimine, o un relleno se interprete como dato y se agregue un bit
a la trama).
53. El grado de inexactitud inherente a que dos relojes sean diferentes, uno
de escritura y otro de lectura de un buffer de información, provoca
deriva positiva o negativa en un gráfico de comparación de fases.
Si el reloj de escritura opera mas rápido que el de lectura, la deriva
tendrá pendiente positiva => el buffer se llena.
Si el reloj de escritura opera mas lento que el de lectura, la deriva
tendrá pendiente negativa => el buffer se vacía.
A los efectos de provocar una igualación de las velocidades promedio es
necesario introducir dígitos de control de la velocidad de transferencia
de la información y espacio(s), así, transportando o no información, se
puede alterar la capacidad de transferencia de dicha información.
Cuando se introduce un tributario de orden inferior en un multiplexor
PDH y luego se extrae con un demultiplexor PDH, esa situación es
enfrentada 2 veces.
54. El fin último es evitar pérdida de información en determinado
tributario, luego, se deberán ajustar las velocidades de orden
inferior de entrada con la de salida de todo el sistema. Ese
proceso recibe el nombre de Justificación (igualación de
velocidades).
Cuando entre Mux y Demux la tendencia de la deriva promedio
(diferencia de fase Escritura-Lectura) es a ser positiva y se debe
con los bits de control inducir el transporte extra de información
en espacios asignados a tal fin, se dice que se tiene una
Justificación Positiva.
Cuando entre Mux y Demux la tendencia de la deriva promedio
(diferencia de fase Escritura-Lectura) es a ser negativa y se debe
con los bits de control evitar el transporte de información en
espacios asignados a tal fin, se dice que se tiene una Justificación
Negativa.
55. El funcionamiento de los bits de control (C) y los bits de
justificación (J) es independiente para cada tributario. El
estado de cada uno de ellos se determina mediante una
memoria elástica en cada entrada de afluente.
Los datos se escriben en forma cíclica en un buffer circular
mediante un reloj de escritura (CKE) coherente con los mismos
datos. La lectura se realiza con un reloj distinto (CKL).
Para determinar el tipo de justificación que se debe realizar
(positiva–negativa–nula) lo que se hace es observar la relación
de fase entre los relojes (CKE y CKL). El objetivo es mantener la
mediana de esta relación de fase en un valor constante, lo que
significa que la tasa de escritura y lectura del buffer son
nominalmente iguales.
56. Para realizar la justificación se deben definir umbrales de fase. Una vez que se
viola uno de éstos, se transmite el código de control (triplicado) y a
continuación, se realiza la justificación propiamente dicha. De aquí vemos que
la justificación no es un proceso instantáneo.
Dado que la justificación se debe realizar en ranuras de tiempo preasignadas, la
relación de fase va a tener una forma de diente de sierra. Debido a esto la
mediana también tendrá discontinuidades.
A largo plazo el nivel promedio de ésta será constante.
f L - f E (en transmisor)
t
200 (50) 208 (52) 208 (52)
204 (51)
208 (52)
848 bits (212)
12(3) 4(1) 4(1) 4(1) 4(1)
J. F. Gallo (2000)
57. En el caso de la trama de 8448 Kbps, el proceso de justificación se logra
dividiendo la trama de 848 bits en 4 subtramas de 212 bits cada una.
Por un lado se tienen a un grupo de 4 bits de Justificación y por otro
lado a 3 grupos de 4 bits que son el control de justificación:
En la 1° subtrama se envía FAW y Alarmas;
En la 2°, 3° y 4° subtrama se envía la información de control;
En la 4° subtrama se envían los cuatro bits de justificación (uno por
cada tributario de entrada de 2Mbps).
Se puede observar que la capacidad reservada en la trama para cada
tributario es superior a la requerida, por lo tanto, se rellenan
periódicamente los espacios de justificación para equilibrar las
velocidades; aún si todos los espacios se rellenan, la velocidad de cada
tributario es inferior a la velocidad requerida.
Ejemplo: cuando la velocidad de CKL es mayor a la de CKE, se debe
reducir la velocidad del primero mediante la inhibición del reloj de
lectura en el instante J (pulso de justificación en relleno).
.
58. Operación del Multiplexor 2/8
M
U
X
2/8
I
II
III
IV
M
U
X
2/8
I
II
III
IV
Datos + Ck I*=2048 Kb/s
CkV = 8448 Kb/s
±30.10-6
Datos + Ck I = 2048 Kb/s ± 50.10-6
Datos + Ck II = 2048 Kb/s ± 50.10-6
Datos + Ck III = 2048 Kb/s ± 50.10-6
Datos + Ck IV = 2048 Kb/s ± 50.10-6
Datos + Ck II*=2048 Kb/s
Datos + Ck III*=2048 Kb/s
Datos + Ck IV*=2048 Kb/s
recupero
de reloj de
2048 Kb/s
Buffer
habilita.
de reloj
Control
de
justificación
Uso Pos.
Relleno
VCO
Temp.
de Mux
Reloj
8448 Kb/s
comparador
de fase
Recupero
de reloj de
8448Kb/s
Uso Pos.
Relleno
Buffer
habilita.
de reloj
~
~
comparador
de fase
Temp.
de Mux
Control
de
de-justificaciónA/D D/A
A/D D/AVCO
~
~
W R
Datos
Clock
Datos Datos Datos
ClockW R
MUX MUX
+
_
J. F. Gallo (2000)
59. Trama de 2° Orden (Multiplexor 2/8)
Velocidad nominal del 1ºorden 2.048.000 b/s±50ppm
Luego: 2.047.897<2.048.000<2.048.102
Velocidad nominal del 2ºorden 8.448.000 b/s±30ppm
Luego: 8.447.746<8.448.000<8.448.253
Capacidad de transporte nominal de la trama para el tributario de orden inferior
por cada 212 bits: 50+52+52+51=205 bits o 50+52+52+52=206 bits
luego: nominal-mínimo (8.448.000/4)x205/212=2.042.264
nominal-máximo (8.448.000/4)x206/212=2.052.226
Aún: +30ppm-mínimo (8.448.253/4)x205/212=2.042.325
y aún: –30ppm-máximo (8.447.746/4)x206/212=2.052.164
Es así que:
2.042.264<2.042.325<2.047.897<2.048.000<2.048.102<2.052.164<2.052.226
Grupo IV
1 10111213 212 1 4 5 212 1 4 5 2121 45
Grupo IIIGrupo IIGrupo I
1 10 1112 13 212 1 4 5 212 1 4 5 212 1 4 5 8 9 212 1
0010111
Palabra Alineamiento
1 0 0
200 bits, 50 por tributario
intercalados
208 bits, 52 por tributario
intercalados
208 bits, 52 por tributario
intercalados
204 bits, 51 por tributario
intercalados
Bits de control de justificación (3 veces repetida la
información de cada tributario, actuando por
mayoría)
Oportunidad de bits útiles
desde los afluentes para
igualación de las
velocidades (justificación)
4 x 212 = 848 bits
Bit de alarma del remoto
El porcentaje de veces que a
velocidades nominales hay que
utilizar la justificación es:
2.052.226 - 2.042.264 = 9.962
2.048.000 - 2.042.264 = 5.736
Luego:
5.736/9.962=0.5758=57.58%
es el porcentaje de veces que deben
ir usados los bits de oportunidad de
justificación.
Relación de Justificación Normalizada
JN es: 1 - 0,5758 = 0,4242
J. F. Gallo (2000)
60. Tabla comparativa sobre las Tramas de 2º, 3º, y 4º Orden Formato Europeo
0,4190,4360,424Relación de justificación normalizado JN
47.56Khz22.375Khz9.962 KhzVelocidad de trama
29281536848Longitud de trama en bits
9 al 4889 al 3849 al 212Bits entrelazados de tributarios
5 al 85 al 85 al 8Bit de Justificación(1 por tributario)
1 al 41 al 41 al 4Bit de Control de Justificación
Sub-trama 6Sub-trama 4Sub-trama 4
5 al 4885 al 3845 al 212Bits entrelazados de tributarios
1 al 41 al 41 al 4Bit de Control de Justificación
Sub-trama 2,3,4 y 5Sub-trama 2 y 3Sub-trama 2 y 3
17 al 48813 al 38413 al 212Bits entrelazados de tributarios
13, 14, 15, y 1611 y 1211 y 12Bits complementarios
1 al 12 (111110100000)1 al 10 (1111010000)1 al 10 (1111010000)Bits de Palabra de alineamiento de trama
Sub-trama 1Sub-trama 1Sub-trama 1Localización de “slots” de tiempo
Positiva PuraPositiva PuraPositiva PuraTipo de Justificación
34.368 Kb/s ± 20ppm8.448 Kb/s ± 30ppm2.048 Kb/s ± 50ppmCadencia de los tributarios
444Número de tributarios
139.264 Kb/s ± 15ppm34.368 Kb/s ± 20ppm8.448 Kb/s ± 30ppmCadencia binaria del flujo principal
Cuarto OrdenTercer OrdenSegundo OrdenCaracterísticas del sistema
J. F. Gallo (2000)
61. Métodos de Sincronización de una red
Órdenes Jerárquicos de Multiplexación Digital PDH
Alineamiento de Trama
Justificación
Alarmística
62. Se pueden determinar las siguientes alarmas generales:
Pérdida de señal LOS (Loss of Signal);
Pérdida de alineamiento de trama LOF (Loss of Frame)
Pérdida de alineamiento de multitrama LOMF(Loss of Multi
Frame);
Alarma de tasa de error BER sobre la base de la paridad CRC-4;
Señal de indicación de alarma AIS (Alarm Indication Signal).
La pérdida de sincronismo LOF puede declararse mediante la
lógica de detección de palabra de alineamiento o mediante el
control CRC.
63. Cuando un canal se encuentra cortado la información se
reemplaza por la denominada AIS.
Esta señal consiste en una secuencia continua de bits “1” y
permite mantener la continuidad de datos y,
simultáneamente, una señalización de corte.
La AIS se coloca:
En transmisión: cuando el sistema carece de datos de
usuario;
En recepción: cuando el enlace se encuentra cortado.
64. La AIS se propaga entonces desde el punto de falla hacia
adelante hasta el final de la red; indica que en algún punto
de la misma se ha producido una falla a pesar que no
identifica dicho punto. Un sistema de tele-supervisión que
permita la transmisión de alarmas a distancia informará
sobre la causa de la falla.
Para reconocer una señal AIS se adoptan umbrales por
exceso. Por ejemplo, para un sistema de 8 Mbps la cantidad
de bits “1” en la trama (cuya longitud es de 848 bits) debe
ser superior a 844, debido a que la palabra de alineamiento
de trama tienen asignados 5 bits “0”. En otras palabras, se
entiende por AIS la señal que tiene menos de 5 bits 0 en
cada trama.
65. Roger L. Freeman. “Fundamentals of Telecommunications”. John Wiley & Sons.
1999.
Roberto Ares. “El manual de las Telecomunicaciones”. En línea, disponible en:
http://www.robertoares.com.ar/manual-de-las-telecomunicaciones. 2000.
Jorge F. Gallo. Diapositivas del curso “Conmutación y Transmisión
Telefónicas”, Universidad ORT Uruguay. 2000.
Oscar R. Pons. “Introducción a las Telecomunicaciones fijas y móviles”, Tapias
Encuadernaciones. Argentina. 2014.