Diapositivas del curso "Sistemas de Conmutación" del programa de Ingeniería en Electrónica y Telecomunicaciones de la FIET de la Universidad del Cauca, República de Colombia. Tema:Conmutadores Digitales.

1. Dr. Ing. Álvaro Rendón Gallón
Ing. Fernando Mendioroz, MSc. (c.)
Popayán, 2014
Universidad del Cauca
Facultad de Ingeniería Electrónica y Telecomunicaciones
Departamento de Telemática
CONMUTADOR
T
ITj ITk ITj ITk

2. Introducción
Conmutador digital tipo S
Conmutador digital tipo T
Conmutador T para varios PCM
Redes a etapas

3. Teléfono de Meucci Conmutador manual Selector electromecánico
Puntos de cruce Conmutador digital

4. MA: Módulo de Abonados
MAR: Módulo de Abonados Remoto
MTA: Módulo de Troncales Analógicas
MTD: Módulo de Troncales Digitales
GT: Generador de Tonos
RxT: Receptor de Tonos
Otrascentrales
Cx

5. Bus PCM Tx: Las salidas de los
códec están unidas. Sólo uno
puede transmitir en cada IT
(Intervalo de Tiempo; en inglés TS
-Time Slot-).
Bus PCM Rx: Las entradas de los
códec están unidas. Sólo pueden
recibir en un IT o TS (por
programación).
ILA: Interfaz de Línea de Abonado (en
inglés conocida como SLIC -Subscriber
Line Interface Card-)
Bus PCM
Tx
Bus PCM
Rx
Códec
Rx
Tx
TX
ILA
ILA
ILA

6. Las entradas y salidas del
conmutador son buses PCM
PCMEi
PCMEj
PCMSi
PCMSj
ILA
ILA
ILA
Bus Tx
ILA
ILA
ILA
Bus PCM Tx
Bus PCM Rx
Códec
Conmutador
Bus Rx

7. Conexión punto a punto
La comunicación se establece
mediante la programación de los
Códec.
Una conversación requiere
una conexión en cada sentido.
Códec

8. Conexión a un bus PCM
Se requiere un intervalo de tiempo (TS)
en cada sentido.
¿Cuántas conversaciones se pueden establecer?
¿Cuántos abonados puede tener la central?
A
B

9. Conmutador Versión comercial:
•32 extensiones
•8 troncales
“Time 8-32”
Centralita privada (PBX)
Central local

10. Para mayor capacidad
de abonados se
requieren múltiples
buses PCM.
Para interconectar los
buses:
•Separar Tx y Rx
•Conmutador
ILA
B
A
TS0 TS31TS1 TS30
ILA
C
TS0 TS31TS1 TS30
PCMEi
PCMEj
PCMSi
PCMSj
Buses
Tx Rx
Buses
Tx Rx
TS0 TS31TS1 TS30
TS0 TS31TS1 TS30

11. Caso 1:
Abonados del mismo Bus PCM
Los Códec se programan:
• mismo TS para Tx y Rx;
• un TS para cada abonado.
ILA
B
A
ILA
PCME0
PCME1
PCMS0
PCMS1
Buses
Tx Rx
Buses
Tx Rx
TS12 TS28
AB BA
TS28 TS12
AB BA
AB: PCME0, TS12  PCMS0, TS28
BA: PCME0, TS28  PCMS0, TS12
Tx Rx
A
B
12 12
28 28

12. El conmutador traslada un octeto de un TS a otro en el
mismo bus PCM:
Conmutador Digital Tipo T (Time Switch )
PCME0
PCME1
PCMS0
PCMS1
TS12 TS28
AB BA
TS28TS12
ABBA
AB: PCME0, TS12  PCMS0, TS28
BA: PCME0, TS28  PCMS0, TS12
Tx Rx
A
B
12 12
28 28

13. Caso 2A:
Abonados en distinto Bus PCM.
Los Códec se programan:
• mismo TS para Tx y Rx;
• mismo TS para los abonados.
ILA
A
ILA
PCME0
PCME1
PCMS0
PCMS1
Buses
Tx Rx
Buses
Tx Rx
TS12 AC
TS12CA
AC: PCME0, TS12  PCMS1, TS12
CA: PCME1, TS12  PCMS0, TS12
Tx Rx
A
C
12 12
12 12C
TS12 CA
TS12AC

14. Tx Rx
A
C
12 12
12 12
El conmutador traslada un octeto de un bus PCM a otro en
el mismo TS:
Conmutador Digital Tipo S (Space Switch )
PCME0
PCME1
PCMS0
PCMS1
TS12
AC
TS12
CA
AC: PCME0, TS12  PCMS1, TS12
CA: PCME1, TS12  PCMS0, TS12
TS12
CA
TS12
AC

15. Caso 2B:
Abonados en distinto Bus PCM
Los Códec se programan:
• mismo TS para Tx y Rx.
• un TS para cada abonado.
ILA
A
ILA
PCME0
PCME1
PCMS0
PCMS1
Buses
Tx Rx
Buses
Tx Rx
TS12 AC
TS12CA
AC: PCME0, TS12  PCMS1, TS28
CA: PCME1, TS28  PCMS0, TS12
Tx Rx
A
C
12 12
28 28C
ACTS28
CA TS28

16. Tx Rx
A
C
12 28
28 12
El conmutador traslada un octeto de un bus PCM a
otro y de un TS a otro:
Conmutador Digital Tipo T para varios PCM
PCME0
PCME1
PCMS0
PCMS1
TS12
AC
TS12
CA
AC: PCME0, TS12  PCMS1, TS28
CA: PCME1, TS28  PCMS0, TS12
TS28
CA
TS28
AC

17. Introducción
Conmutador digital tipo S
Conmutador digital tipo T
Conmutador T para varios PCM
Redes a etapas

18. Se implementa mediante compuertas que forman una matriz de puntos
de cruce: Matriz Espacial.
Para hacer la conmutación, una compuerta:
 Debe permanecer cerrada el tiempo de un TS (3,9 μs) para que pase todo el
octeto.
 Debe cerrarse una vez cada trama (125 μs) para que pasen los octetos de la
misma llamada.
TS28
TS28
TS1
TS1
TS28

19. TS0
TS1
TS31
En cada TS se cierran tantas compuertas
como PCM tiene el conmutador.
El conmutador espacial tiene una
configuración distinta en cada TS.
Se requiere una Memoria de Control que
indica los puntos a cerrar en cada TS:
Lectura Cíclica (una localidad por TS).
Escritura Aleatoria (programación del
control).
0
TS28
TS1
TS1
TS28
0 TS28

20. Control por la Entrada: Una memoria
de control para cada entrada PCM.
Se programa la salida a conectar en la
memoria de control.
Control por la Salida: Una memoria
de control para cada salida PCM.
Se programa la entrada a conectar
en la memoria de control.
Dos clases de conmutadores tipo S:

21. Una Memoria de Control para cada salida.
Se programa allí la entrada PCM a conectar.
Puede conectar una entrada con dos o más
salidas: difusión.
Características de cada Memoria de Control
(conmutador 4 PCM de 32 TS):
3
TS0
TS0
TS0
3 TS0
TS1
TS31
Capacidad:
• No. de localidades:
• Ancho de palabra:
(bits)
Velocidad:
• No. lecturas:
• No. escrituras:
32 = Cantidad de TS
2 = log2 n (n=PCM)
1 en cada TS
1 en cada conexión
TS2800 0 0
TS28 TS28

22. Representación de las conexiones:
MCj(x)= i; TSx, PCMEi -> PCMSj
PCME3, TS0  PCMS0, TS0
MC0(0)= 3
PCME0, TS1  PCMS2, TS1
MC2(1)= 0
PCME0, TS28  PCMS1, TS28
MC1(28)= 0
TS0
TS0
3 TS0
TS1
TS31
0
TS28
TS1
TS1
TS28
0 TS28

23. TS0
TS1
TS31
2
TS28
1 TS28
Una Memoria de Control para cada
entrada.
Se programa la salida PCM a conectar.
Características de cada
Memoria de Control
(conmutador 4 PCM de 32 TS):
Capacidad:
• No. de localidades:
• Ancho de palabra:
(bits)
Velocidad:
• No. lecturas:
• No. escrituras:
32 = Cantidad de TS
2 = log2 n (n=PCM)
1 en cada TS
1 en cada conexión
No es posible la difusión
(para cada entrada sólo
puede programarse un
valor de salida).
TS28
TS1
TS1

24. TS0
TS1
TS31
2
TS28
TS1
TS1
TS28
1 TS28
PCME3, TS0  PCMS0, TS0
MC3(0)= 0
PCME0, TS1  PCMS2, TS1
MC0(1)= 2
PCME0, TS28  PCMS1, TS28
MC0(28)= 1
TS0
TS0
0
Representación de las conexiones:
MCi(x)= j; TSx, PCMEi -> PCMSj

25. Introducción
Conmutador digital tipo S
Conmutador digital tipo T
Conmutador T para varios PCM
Redes a etapas

26. Traslada un octeto de un TS a otro en el mismo bus PCM.
Conmutador
T
PCME PCMS
TS1 TS28 TS28TS1
Tx Rx
TS1
siguiente trama
Los octetos se retrasan entre el TS de llegada y el TS de salida.
Para ello se guardan temporalmente en una
Memoria de Conversación o Memoria Intermedia.
En cada TS, en la Memoria Intermedia se lee el octeto de salida y se
escribe el de entrada. Ejemplo para TS28 -> TS28TS28
Conmutador
T

27. TS1 TS28 TS28 TS1
siguiente trama
28
1
TS28
TS28
(INTERMEDIA)
La Memoria de Control
contiene el enrutamiento de
los octetos (en función de las
conexiones que deban
establecerse o liberarse):
 Lectura Cíclica: regida por
la base de tiempo (una
localidad por TS);
 Escritura Aleatoria: regida
por el procesador
(programación del
control).
L: Lectura
E: Escritura

28. TS1 TS28 TS28 TS1
siguiente trama
28
1
TS28
TS28
(INTERMEDIA)
La Memoria Intermedia
puede operarse de dos
maneras:
 Control por la salida:
 Escritura secuencial;
 Lectura controlada.
 Control por la
entrada:
 Escritura controlada;
 Lectura secuencial.
 Operación secuencial:
regida por la base de
tiempo;
 Operación controlada:
regida por la salida de la
memoria de control.

29. TS28 TS1
TS0
TSm
TS28
28
TS0
TSm
TS1
Memoria Intermedia
Memoria
de
Control
S/P: Serie/Paralelo P/S: Paralelo/Serie
En la Memoria Intermedia hay
una operación de lectura y de
escritura en cada TS.
El TS se divide en dos partes
E: Escritura, L: Lectura.
Lectura de
octeto a enviar
en TS siguiente
Escritura de
octeto recibido
en TS anterior
TS

30. TS28 TS1
TS0
TSm
TS28
28
TS0
TSm
TS1
Representación circuital
simplificada
Memoria Intermedia: Los octetos se
guardan en el orden en que llegan.
Memoria de Control: Selecciona el
octeto que debe entregarse en cada TS.
Memoria Intermedia
Memoria
de
Control
S/P: Serie/Paralelo P/S: Paralelo/Serie

31. TS28 TS1TS0
TSm
TS28
28
TS0
TSm
TS1
Memoria Intermedia
Memoria
de
Control
Características de las memorias
(conmutador para PCM primario)

32. TS28 TS1TS0
TSm
TS28
28
TS0
TSm
TS1
Memoria Intermedia
Memoria
de
Control
Representación esquemática
Escritura
cíclica
Lectura
cíclica

33. TS28 TS1
TS0
TSm
1
TS0
TSm
TS1
Representación circuital
simplificada
Memoria Intermedia: Los octetos se
guardan en el orden establecido por
la Memoria de Control y se leen en el
orden de almacenamiento.
Memoria de Control: Selecciona la
localidad donde se almacena el
octeto recibido en cada TS.
Memoria Intermedia
Memoria
de
Control
S/P: Serie/Paralelo P/S: Paralelo/Serie
TS28

34. TS28 TS1TS0
TSm
TS28 1
TS0
TSm
TS1
Memoria Intermedia
Memoria
de
Control
Representación esquemática
Lectura
cíclica
Lectura
cíclica

35. Introducción
Conmutador digital tipo S
Conmutador digital tipo T
Conmutador T para varios PCM
Redes a etapas

36. Memoria Intermedia
Memoria
de Control
Puede cambiar un octeto
de TS y también de PCM.
Es un conmutador sin
bloqueo.
2.048 Kbps 4 x 2.048 Kbps
128 TS
Equivale a un conmutador T
para PCM de orden superior,
con Mux de entrada
y Demux de salida.
4x32 TS
PCME0
PCME1
PCME2
PCME3
PCMS0
PCMS1
PCMS2
PCMS3

37. Memoria
de
Control
TS0
TS28
3113
Ej.: Conexión con control por la
salida:
PCME3, TS0  PCMS1, TS28
El octeto se guarda en MI en:
P = 4 x 0 + 3 = 3 (PCME3, TS0)
La salida se controla en MC en:
P = 4 x 28 + 1 = 113 (PCMS1, TS28)
MC(113)= 3
Cálculo de una posición de memoria
(en MI o MC):
P = (n x TS) + PCM
n= Cantidad de PCM del conmutador
PCME0
PCME1
PCME2
PCME3
PCMS0
PCMS1
PCMS2
PCMS3
Memoria Intermedia

38. Memoria Intermedia
Memoria
de
Control
PCME0
PCME1
PCME2
PCME3
PCMS0
PCMS1
PCMS2
PCMS3
113
Características de MI:
Capacidad:
• Localidades=
• Ancho=
Velocidad:
• Lecturas:
• Escrituras:
n x m = 128
8 (bits)
n en cada TS = 4
n en cada TS = 4
Capacidad:
• Localidades=
• Ancho=
Velocidad:
• Lecturas:
• Escrituras:
n x m = 128
log2 (n x m) = 7
n en cada TS = 4
1 en cada conexión
Características de MC:
n = Cantidad de PCM = 4 (0,1,2,3)
m = Cantidad de TS = 32 (0,1,…,31)

39. Memoria
Intermedia
Memoria de
Control
PCME0
PCME1
PCMEn
PCMS0
PCMS1
PCMSn
Los conmutadores T son más
económicos que los conmutadores
S por el uso de las memorias RAM.
Sin embargo, su tamaño está
limitado por la velocidad de las
memorias.
Tiempo de acceso de MI:
tacceso=
125 μs
2 x n x m
n = Cantidad de PCM
m = Cantidad de TS por PCM
Para un conmutador de 32 PCM
primarios:
El tiempo de acceso promedio de
una memoria RAM es de 60 ns.
tacceso=
125 μs
2 x 32 x 32
= 61 ns

40. Introducción
Conmutador digital tipo S
Conmutador digital tipo T
Conmutador T para varios PCM
Redes a etapas

41. Accesibilidad total:
Todas las entradas pueden
llegar a todas las salidas.
Accesibilidad es la capacidad de una fuente para acceder los
recursos, o de una entrada para alcanzar las salidas.
Es una característica estructural del conmutador.
Accesibilidad restringida:
Las fuentes 1 y 2 sólo pueden
alcanzar dos salidas.

42. Bloqueo es una situación que se da cuando, existiendo una
entrada y una salidas libres, no es posible realizar la
conexión porque no hay caminos por donde establecerla.
Es una característica dinámica del conmutador.
No es posible establecer la
conexión entre A y B
(Diagrama de pollitos)
I II
I II
A B

43. La estructura más simple que se puede tener para un
conmutador es un arreglo rectangular de puntos o matriz.
Matriz rectangular N x M Matriz cuadrada de orden N
C: Número de puntos de cruce
C = N x M C = N2

44. Las máquinas para conmutar circuitos de 4 hilos requieren conexión separada para las partes de
ida y de vuelta del circuito. Luego, requieren una estructura cuadrada donde la correspondiente
entrada y salida de un circuito no se conecta entre sí. Los 2 puntos de cruce y conexión deben
ser seleccionados al unísono e implementados en un módulo común.
El arreglo cuadrado necesita
entonces Nx = N(N-1) puntos
de cruce, pero la operación en
forma de circuito exige que
operen de a 2 juntos.
1
2
3
4
1 2 3 4
1
2
3
4
1 2 3 4
Entonces, queda una matriz triangular donde el
número de puntos de cruce doble es Nx= N(N-1)/2
N= 4

45. Si los órganos de entrada y salida son los mismos:
hay dos puntos por cada par entrada-salida.
Se puede entonces simplificar la matriz eliminando los puntos
redundantes y la diagonal (que conecta un punto con él mismo).
Matriz cuadrada de orden N
C = N2
Matriz triangular con
diagonal suprimida
C =
N x (N-1)
2

46. La matriz tiene accesibilidad total y
bloqueo cero. Es el conmutador
perfecto…
… pero tiene:
- Un gran número de puntos de cruce: C  N2 (El número de puntos de
cruce se hace prohibitivo cuando la matriz cuadrada crece)
- Ineficiencia por baja utilización de los puntos de cruce: cada punto
sólo para un par entrada-salida.
- Baja confiabilidad: un solo punto para cada par entrada-salida (si un
punto falla la conexión entre los 2 particulares accesos no se puede
completar -salvo en casos particulares donde se arme una matriz
redundante-).
- La capacidad distribuida de una línea al agregarle puntos de cruce
crece.
Los puntos de cruce deben ser utilizables por
múltiples pares entrada-salida: Redes a etapas

47. Es necesario que :
a) Un punto de cruce particular sea usado en más de una potencial
conexión en forma compartida.
b) A pesar de la disminución de puntos de cruce y su uso compartido no
ocurra “bloqueo”.
Como consecuencia:
a) El camino alternativo sirve para eliminar o reducir el bloqueo y para
proveer una alternativa frente a fallos.
b) Se logra compartir puntos de cruce mediante una técnica
denominada “conmutación de etapas múltiples”.
En otras palabras:
Los puntos de cruce deben ser utilizables por
múltiples pares entrada-salida: Redes a etapas

48. n x k
n x k
n x k
N
entradas
N N
---x---
n n
N N
---x---
n n
N N
---x---
n n
k x n
k x n
k x n
N
salidas
Etapa de
Entrada
Etapa intermedia
N/n grupos N/n grupos
Notar que:
a) hay k posible trayectos desde entrada a salida
b) cada camino pasa por distinto bloque central
c) se minimizan los puntos de agregado de carga capacitiva
d) Los puntos requeridos sin optimizar cada una de las matrices son:
C = 2nkN/n + N/n.N/n.k = 2kN + k(N/n)2
n k
Etapa de
Salida

49. Charles Clos en 1953 publicó un análisis sobre un conmutador de 3 etapas que
muestra el número mínimo de grupos centrales de manera que se pueda
proveer una operación estrictamente no bloqueante. La hipótesis de partida es
que cada grupo individual no es bloqueante, y se posicionó en el siguiente peor
caso:
n n
n-1 ocupadas
Libres.
pues no necesariamente
las del otro lado ocupan éstas
n-1 ocupadas
Último camino
disponible
N N
Hay un total mínimo de k=2n-1 matrices
C =2kN + k(N/n)2 = 2N(2n-1)+(2n-1)(N/n)2
Derivando respecto a n y hallando el mínimo de C, éste se da en n=(N/n)1/2
Luego, el número de puntos de cruce será C = 4N((2N)1/2 –1)

51.  Red de tres etapas de matrices espaciales;
 Las k matrices de la etapa intermedia provee caminos
entre las etapas de entrada y salida;
 Cada par entrada-salida tiene k posibles caminos;
 Número de puntos de cruce:
C = 2Nk + k N
n
2
N: Cantidad de entradas/salidas
n: Tamaño de cada grupo
k: Cantidad de arreglos intermedios

52. El uso de puntos de cruce compartidos introduce la
posibilidad de bloqueo
B-B’: Bloqueo en la
primera etapa
C-C’: Bloqueo en la
tercera etapa
A
A’
B B’
C
C’
Con k=1 y, establecidas
A-A’ y D-D’,
NO se pueden establecer:
k= 1
D
D’

53. Para obtener una Red de Clos sin bloqueo se requiere:
k = 2n - 1
En esta red, el número mínimo de puntos de cruce se obtiene con:
n =√(N/2) (para N grande)
Cmín = 4N [√(2N) -1]
Número de puntos de cruce:

54. Número de puntos de cruce en un conmutador sin bloqueo:

55. Probabilidad de bloqueo gráficos de C. Y. Lee
Asume que la ocupación de enlaces y troncales son eventos aleatorios independientes
(luego la probabilidad de que 2 ocupen al mismo tiempo esta dado por el producto de sus
probabilidades separadas). Si los enlaces están conectados en “tándem” (serie) y:
pa= (probabilidad de ocupación (busy) del enlace A)
qa= (probabilidad de estado libre (idle) de un enlace A) = 1 - pa
pb= (probabilidad de ocupación del enlace B)
qb= (probabilidad de estado libre de un enlace A) = 1 - pb
Si B = (la probabilidad de que el camino serie esté bloqueado) =
1-(1-pa)(1-pb)=1- qa . qb
Generalizando: B=1-qn
Idénticamente, si B’= (la probabilidad de que todos los caminos paralelo estén
bloqueados) = pa . pb
Generalizando: B’=pn

56. Probabilidad de bloqueo gráficos de C. Y. Lee
Así, se dispone de una red de 3 etapas que establece k diferentes
caminos, y:
p’ = probabilidad de enlace inter-etapa ocupado = 1 - q’ , donde q’ es la
probabilidad de que una enlace entre etapas este libre.
Si B*= (probabilidad de que todos los caminos estén ocupados) = (prob. de
que un camino arbitrario esté ocupado)k = (prob. de que al menos un enlace en
un camino esté ocupado)k
Se tiene entonces que: B* = (1 -q’2)k

57. En sistemas telefónicos es posible optimizar los recursos de la red (en
este caso, el tamaño del conmutador) admitiendo una cierta
probabilidad de bloqueo.
Usando el método del grafo lineal propuesto por C.Y. Lee se puede
obtener la siguiente expresión para calcular la probabilidad de bloqueo
de una Red de Clos:
B = [1 – (1 - p x n/k)2]k
Donde
p : Probabilidad de ocupación
de una entrada
El grado de congestión del conmutador depende de:
• su arquitectura (n y k) y
• grado de ocupación de sus entradas (p)
P ’
P ’
P’
P ’
P’
P ’
k
P P
2
1
p’ = p(n/k)
Eslabón
Matrices
Intermedias
Entrada Salida
Matriz de
Entrada
Grafo de Lee de
una Red de Clos
Matriz de
Salida

58. Número de puntos de cruce con p=0,7 y B=0,002
Número de puntos de cruce con p=0,1 y B=0,002
(Bellamy, 2000)
Red de una etapa
16.256
261.632
4,2 millones
67 millones
1.000 millones
1.700 millones
Red de una etapa
16.256
261.632
4,2 millones
67 millones
1.000 millones
1.700 millones

59. Son modelos que permiten aplicar la teoría de los
conmutadores espaciales a los digitales
Representación de un Conmutador Digital Tipo S
Accesibilidad restringida para cada
TS  Una matriz por cada TS

60. Representación de un Conmutador Digital Tipo T
Memoria
Intermedia
Memoria de
Control
PCME0
PCME1
PCMEn
PCMS0
PCMS1
PCMSn
Accesibilidad total
 Una matriz única

61. Existen múltiples configuraciones de conmutadores digitales
combinando los conmutadores básicos S y T.
Los más comunes son TST, y TSSST para redes mucho más grandes.
S
S
T
S ST
T
T
T
T
T
T
T
S
S
S
S
S T
T
S ST
T
S ST
T
S
S TT
T
T
T
T
T

62. TS2
TS31
27
317
15 7
TS7
TS
internos
TS7
¿Qué tipo de control
tienen los conmutadores?
PCME0, TS2 -> PCMS15, TS31
PCME0
PCME1
PCME15
PCMS0
PCMS1
PCMS15

63. Una conversación requiere
dos conexiones:
A->B y B->A
El Método de la Antifase
permite buscar y
establecer las dos
conexiones en forma
coordinada.
Los caminos a buscar son
los TS internos.
TS
internosEn general:
TSAB < m/2
TSBA = TSAB + m/2
Donde m: Cant. de TS internos
En el ejemplo:
TSAB= 7 TSBA = 7 + 32/2 = 23
TS2
TS31
2
317
157
TS7
TS7
23
TS31
31
TS23
7
0 23
223
TS23
2

64. 0
1
2
3
0
1
2
3
0
1
2
3
28
29
30
31
0
1
2
3
60
61
62
63
MI-0
MC-0
MI-7
MC-7
MI-15
MC-15
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
0 …… 7 …... 15
…… …...
TS0
TS127
TS63
…… …...
0
7
15
.
.
.
.
TS internos
MC Etapa S
60
61
62
63
0
1
2
3
0
1
2
3
28
29
30
31
0
1
2
3
0
1
2
3
MI-15
MC-15
MI-7
MC-7
MI-15
MC-15
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Etapa T de Entrada Etapa S Intermedia Etapa T de Salida

65.  Álvaro Rendón Gallón. “Conmutación Digital”. En: “Sistemas de Conmutación:
Fundamentos y Tecnologías”, Cap. 3, Universidad del Cauca, Popayán, Colombia. 2010.
 John Bellamy. "Digital Telephony". 3rd edition. John Wiley & Sons, New York, USA.
2000.
 Roberto Ares. “El manual de las Telecomunicaciones”. 2000.
http://www.robertoares.com.ar/manual-de-las-telecomunicaciones