SlideShare una empresa de Scribd logo
1 de 2
Descargar para leer sin conexión
CARACTERÍSTICAS DE LOS PROCESADORES CISC Y RISC
Características de procesadores RISC






Los microprocesadores CISC tienen un conjunto de instrucciones.
Se caracteriza por ser muy amplio y permitir operaciones complejas.
Carga/almacenamiento incorporadas en otras instrucciones.
La microprogramación es una característica importante y esencial de casi todas las
arquitecturas CISC.
Cada instrucción de máquina es interpretada por un microprograma localizada en una
memoria

Características de procesadores RISC






Instrucciones de tamaño fijo y presentado en un reducido número de formatos.
Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.
Búsqueda previa de instrucciones
Segmentación
Operación superescalar / paralelismo a nivel de instrucción

VENTAJAS Y DESVENTAJAS
ARQUITECTURA CISC
Ventajas






Reduce la dificultad de crear compiladores.
Permite reducir el costo total del sistema.
Reduce los costos de creación de software.
Mejora la compactación de código.
Facilita la depuración de errores.

Desventajas






Este tipo de arquitectura dificulta el paralelismo entre instrucciones.
Poco uso de las instrucciones y direccionamientos complejos
Poco aprovechamiento de parte de los compiladores: no es fácil encontrar la mejor
instrucción para ejecutar una tarea
Baja densidad de código
Accesos a memoria disminuyen velocidad de ejecución
ARQUITECTURA RISC
Ventajas
 La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.
 Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de
CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y
su resultado, reduciendo la ejecución de nuevas operaciones.
 Cada instrucción puede ser ejecutada en un solo ciclo del CPU
 Micro arquitectura más simple
 Instrucciones más cortas, menos tiempo de acceso a memoria
Desventajas
 Mayor número de líneas de código para una función
 Compatibilidad con arquitecturas antiguas es más difícil de mantener
 Compiladores complejos

Más contenido relacionado

La actualidad más candente (19)

Procesadores cisc y risc
Procesadores cisc y riscProcesadores cisc y risc
Procesadores cisc y risc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Risc
RiscRisc
Risc
 
ARQUITECTURA CISC
ARQUITECTURA CISCARQUITECTURA CISC
ARQUITECTURA CISC
 
Arquitectura rics y cisc
Arquitectura rics y ciscArquitectura rics y cisc
Arquitectura rics y cisc
 
Arquitectura riscc
Arquitectura risccArquitectura riscc
Arquitectura riscc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Ricsman
RicsmanRicsman
Ricsman
 
Alex tomarema 5_b_t#3
Alex tomarema 5_b_t#3Alex tomarema 5_b_t#3
Alex tomarema 5_b_t#3
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Juan cucuri 5_b_t3
Juan cucuri 5_b_t3Juan cucuri 5_b_t3
Juan cucuri 5_b_t3
 
Procesadores CISC y RISC
Procesadores CISC y RISCProcesadores CISC y RISC
Procesadores CISC y RISC
 
Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3
 
Arquitecturas RICS-CISC
Arquitecturas RICS-CISC Arquitecturas RICS-CISC
Arquitecturas RICS-CISC
 
Arquitecturas risc y cisc
Arquitecturas risc y ciscArquitecturas risc y cisc
Arquitecturas risc y cisc
 
Modelo RISC
Modelo RISCModelo RISC
Modelo RISC
 
Discos duros y procesadores
Discos duros y procesadoresDiscos duros y procesadores
Discos duros y procesadores
 
Arquitectura RISC
Arquitectura RISCArquitectura RISC
Arquitectura RISC
 

Similar a Jhonny tenesaca 5_b_t#3 (19)

Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3
 
Eduardo evas 5_a _t3
Eduardo evas 5_a _t3Eduardo evas 5_a _t3
Eduardo evas 5_a _t3
 
Procesadores Risc y Cisc
Procesadores Risc y CiscProcesadores Risc y Cisc
Procesadores Risc y Cisc
 
Arqutectura risc
Arqutectura riscArqutectura risc
Arqutectura risc
 
Danilo logroño 5to a tarea 3
Danilo logroño  5to a tarea 3Danilo logroño  5to a tarea 3
Danilo logroño 5to a tarea 3
 
Risc y Cisc
Risc y CiscRisc y Cisc
Risc y Cisc
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
 
Luis jaya 5_b_t3
Luis jaya 5_b_t3Luis jaya 5_b_t3
Luis jaya 5_b_t3
 
Discos duros y procesadores
Discos duros y procesadoresDiscos duros y procesadores
Discos duros y procesadores
 
Discos duros y procesadores
Discos duros y procesadoresDiscos duros y procesadores
Discos duros y procesadores
 
Discos duros y procesadores
Discos duros y procesadoresDiscos duros y procesadores
Discos duros y procesadores
 
Risc y-cisc-1
Risc y-cisc-1Risc y-cisc-1
Risc y-cisc-1
 
Arquitectura cisc
Arquitectura ciscArquitectura cisc
Arquitectura cisc
 
Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arquitecturasriscycisc 151009090736-lva1-app6892
Arquitecturasriscycisc 151009090736-lva1-app6892Arquitecturasriscycisc 151009090736-lva1-app6892
Arquitecturasriscycisc 151009090736-lva1-app6892
 
Procesadores CISC y RISC
Procesadores CISC y RISCProcesadores CISC y RISC
Procesadores CISC y RISC
 

Más de Jhonny Tenesaca

Más de Jhonny Tenesaca (20)

Informe vnc
Informe vncInforme vnc
Informe vnc
 
Informe teamviewer
Informe teamviewerInforme teamviewer
Informe teamviewer
 
Ejercicios de subnetting
Ejercicios de subnettingEjercicios de subnetting
Ejercicios de subnetting
 
Ejercicios subnetting y vlsm
Ejercicios subnetting y vlsmEjercicios subnetting y vlsm
Ejercicios subnetting y vlsm
 
Autobibliografía
AutobibliografíaAutobibliografía
Autobibliografía
 
Acuerdosy compromisosupa2014
Acuerdosy compromisosupa2014Acuerdosy compromisosupa2014
Acuerdosy compromisosupa2014
 
Actade compromisoupa2014
Actade compromisoupa2014Actade compromisoupa2014
Actade compromisoupa2014
 
Silabo redes de computadores ii
Silabo redes de computadores iiSilabo redes de computadores ii
Silabo redes de computadores ii
 
Plan de recuperaciòn_pedagògica_jhonny
Plan de recuperaciòn_pedagògica_jhonnyPlan de recuperaciòn_pedagògica_jhonny
Plan de recuperaciòn_pedagògica_jhonny
 
Planes de clases u.e amelia gallego
Planes de clases u.e amelia gallegoPlanes de clases u.e amelia gallego
Planes de clases u.e amelia gallego
 
Tenesaca jhonny rl_1
Tenesaca jhonny rl_1Tenesaca jhonny rl_1
Tenesaca jhonny rl_1
 
Tenesaca jhonny bdii_t8
Tenesaca jhonny bdii_t8Tenesaca jhonny bdii_t8
Tenesaca jhonny bdii_t8
 
Tenesaca jhonny bdii_t7
Tenesaca jhonny bdii_t7Tenesaca jhonny bdii_t7
Tenesaca jhonny bdii_t7
 
Tenesaca jhonny 6_s_ti_2
Tenesaca jhonny 6_s_ti_2Tenesaca jhonny 6_s_ti_2
Tenesaca jhonny 6_s_ti_2
 
Tenesaca jhonny bdii_t3
Tenesaca jhonny bdii_t3Tenesaca jhonny bdii_t3
Tenesaca jhonny bdii_t3
 
Tenesaca jhonny bdii_t2
Tenesaca jhonny bdii_t2Tenesaca jhonny bdii_t2
Tenesaca jhonny bdii_t2
 
Tenesaca jhonny bdii_t1
Tenesaca jhonny bdii_t1Tenesaca jhonny bdii_t1
Tenesaca jhonny bdii_t1
 
Tenesaca jhonny 6_s_ti_1
Tenesaca jhonny 6_s_ti_1Tenesaca jhonny 6_s_ti_1
Tenesaca jhonny 6_s_ti_1
 
Actividades geogebra3
Actividades geogebra3Actividades geogebra3
Actividades geogebra3
 
1 bases de-datos
1 bases de-datos1 bases de-datos
1 bases de-datos
 

Jhonny tenesaca 5_b_t#3

  • 1. CARACTERÍSTICAS DE LOS PROCESADORES CISC Y RISC Características de procesadores RISC      Los microprocesadores CISC tienen un conjunto de instrucciones. Se caracteriza por ser muy amplio y permitir operaciones complejas. Carga/almacenamiento incorporadas en otras instrucciones. La microprogramación es una característica importante y esencial de casi todas las arquitecturas CISC. Cada instrucción de máquina es interpretada por un microprograma localizada en una memoria Características de procesadores RISC      Instrucciones de tamaño fijo y presentado en un reducido número de formatos. Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos. Búsqueda previa de instrucciones Segmentación Operación superescalar / paralelismo a nivel de instrucción VENTAJAS Y DESVENTAJAS ARQUITECTURA CISC Ventajas      Reduce la dificultad de crear compiladores. Permite reducir el costo total del sistema. Reduce los costos de creación de software. Mejora la compactación de código. Facilita la depuración de errores. Desventajas      Este tipo de arquitectura dificulta el paralelismo entre instrucciones. Poco uso de las instrucciones y direccionamientos complejos Poco aprovechamiento de parte de los compiladores: no es fácil encontrar la mejor instrucción para ejecutar una tarea Baja densidad de código Accesos a memoria disminuyen velocidad de ejecución
  • 2. ARQUITECTURA RISC Ventajas  La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.  Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones.  Cada instrucción puede ser ejecutada en un solo ciclo del CPU  Micro arquitectura más simple  Instrucciones más cortas, menos tiempo de acceso a memoria Desventajas  Mayor número de líneas de código para una función  Compatibilidad con arquitecturas antiguas es más difícil de mantener  Compiladores complejos