Se ha denunciado esta presentación.
Utilizamos tu perfil de LinkedIn y tus datos de actividad para personalizar los anuncios y mostrarte publicidad más relevante. Puedes cambiar tus preferencias de publicidad en cualquier momento.

Modelo RISC

2.156 visualizaciones

Publicado el

Publicado en: Educación
  • Sé el primero en comentar

Modelo RISC

  1. 1. S
  2. 2. PRESENTACIÓN S INTEGRANTES: -Diego Eduardo Rodarte Reinoso -Carlos Alberto Vázquez Araiza -Adrián Beltrán Arredondo -Aimé Rodríguez Rodríguez -Adán Valtierra barajas S MATERIA: Arquitectura De Computadoras S TEMA: Modelo RISC
  3. 3. S La idea es que un conjunto de instrucciones poco complejas son simples, y por tanto de más rápida ejecución, lo que permite crear un código más "dinámico“, para ello nace RISC. S Sin embargo RISC también tenía sus desventajas. Debido a que una serie de instrucciones son necesarias para completar incluso las tareas más sencillas, el número total de instrucciones para la lectura de la memoria es más grande, y por lo tanto lleva más tiempo. INTRODUCCIÓN
  4. 4. ¿QUÉ ES RISC? Es un tipo de microprocesador con las siguientes características fundamentales: • Instrucciones de tamaños fijos y presentados en un reducido número de formatos. • Sólo las instrucciones de carga y almacenamiento acceden a la memoria por datos. Además estos procesadores suelen disponer de muchos registros de propósito general.
  5. 5. Objetivo De Risc La arquitectura RISC, facilita que la instrucciones, que sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.
  6. 6. El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.
  7. 7. PRINCIPIOS DE DISEÑO DE LAS COMPUTADORES RISC
  8. 8. S Características
  9. 9. CARACTERÍSTICAS 1 • Modelo de conjunto de instrucciones Load/Store 2 • Arquitectura no destructiva de tres direcciones. 3 • Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. 4 • Ausencia de microcódigo. 5 • Ejecución en conductos. 6 • Ejecución en ciclos únicos.
  10. 10. Ventajas RISC  -Facilidad de implementación del conjunto de instrucciones  Compatibilidad hacia adelante y hacia atrás de nuevas CPU’S  Facilidad de programación  Puede ser menor la complejidad del compilador
  11. 11. Desventajas RISC
  12. 12. RISC MODERNO Los diseños RISC han llevado a un gran número de plataformas y arquitecturas al éxito, algunas de las más grandes: • La línea MIPS Technologies Inc • La serie IBM POWER • La versión PowerPC de Motorola e IBM • El procesador SPARC y UltraSPARC de Sun Microsystems y Fujitsu • El PA-RISC y el HP/PA de Hewlett-Packard • El DEC Alpha • El ARM
  13. 13. RISC vs CISC RISC CISC S Énfasis en el software S Incluye el multi-reloj, instrucciones reducida S Inter – registro: “CARGA” y “ALMACÉN” incorporado en instrucciones S Altos ciclos por segundo, tamaños de código pequeños S Transistores usados para almacenar instrucciones complejas S Énfasis en el hardware S Solo-reloj, instrucciones complejas S Memoria a memoria: “CARGA” y “ALMACÉN” son las instrucciones independientes S Ciclos bajos por segundo, tamaños de código grandes S Pasa más transistores en los registros de la memoria .
  14. 14. S Conjunto de Instrucciones
  15. 15. CISC RISC Una instrucción por circunstancia. Pequeñas instrucciones. Instrucciones complejas. Instrucciones simples. Lenta ejecución de la instrucción. Ejecución rápida de las instrucciones. Pocas instrucciones por trabajo Varias instrucciones por trabajo específico. CUADRO COMPARATIVO CISC Y RISC
  16. 16. S El SPARC emplea un formato de instrucciones de 32 bits. S Todas las instrucciones comienzan con un código de operación de 2 bits. En ciertas instrucciones, este código se amplia con bits de código de operación adicionales en otras partes del formato. FORMATO DE INSTRUCCIONES
  17. 17. S Arquitectura
  18. 18. Arquitectura RISC Objetivos de RISC:  Alto rendimiento vía segmentación  Facilitar la implementación HW  Compatibilidad con compiladores optimizado Estos objetivos dieron lugar a:  Instrucciones sencillas  Modos de direccionamiento sencillos  Formato de instrucciones de longitud fija  Gran número de registros
  19. 19. Arquitectura RISC La estructura simple de RISC conduce a una notable reducción de la superficie del IC. Se aprovecha para:  Unidad para el procesamiento aritmético de punto flotante  Unidad de administración de memoria  Funciones de control de memoria cache  Implantación de un conjunto de registros múltiples
  20. 20. Arquitectura RISC S La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar instrucciones. S Utiliza un sistema de direcciones no destructivas en RAM. S Cada instrucción puede ser ejecutada en un solo ciclo del CPU.
  21. 21. Arquitectura RISC Una instrucción ingresa en forma fija en el circuito integrado del procesador (es decir, se alambra físicamente en el procesador) si se ha demostrado que la capacidad total del sistema se incrementa en por lo menos un 1%. Diseñadores RISC de MIPS y HP
  22. 22. S Aplicaciones y Novedades
  23. 23. Procesadores SPARK
  24. 24. Procesadores ARM
  25. 25. Procesadores MIPS
  26. 26. OpenRISC S OpenRISC es un diseño de CPU RISC de especificación libre, realizado por OpenCores y publicado bajo la licencia LGPL.
  27. 27. iPhone 4, Maquinion
  28. 28. Ubuntu 9.04 soporta ARM

×