SlideShare una empresa de Scribd logo
1 de 3
Descargar para leer sin conexión
UNIVERSIDAD NACIONAL DE CHIMBORAZO

Facultad de Ciencias de la Educación Humanas y Tecnologías
Escuela de Informática Aplicada a la Educación
Arquitectura y Mantenimiento de Computadoras

Tema:
Características De Los Procesadores CISC y RISC
Profesor:
Ing. Leonardo Ayavaca
Alumna:
Elizabeth Paredez
2013 -3014
UNIVERSIDAD NACIONAL DE CHIMBORAZO
Arquitectura y Mantenimiento de Computadoras
Elizabeth Paredez
CARACTERISTICAS DE LOS PROCESADORES CISC
Instrucciones de longitud variable
• La longitud de la instrucción depende del modo de direccionamiento usado en los
Las instrucciones requieren múltiples ciclos de reloj para ejecutar
• Antes de que una instrucción pueda ser ejecutada los operandos deben ser buscados desde diferentes
ubicaciones en memoria
Predominan las instrucciones con dos operandos
• Los CISC soportan cero, uno o más operandos
Variedad del direccionamiento de operandos
• Registro a registro, registro a memoria y memoria a registro
Múltiples modos de direccionamiento
• Alguno de los direccionamientos soportados son el directo de memoria, indirecto de memoria y el
indexado a través de registros.
VENTAJAS
• Facilidad de implementación del conjunto de instrucciones
• Compatibilidad hacia adelante y hacia atrás de nuevas CPU’s
• Facilidad de programación Puede ser menor la complejidad del compilador
DESVENTAJAS
• La complejidad del conjunto de instrucciones crece
• Las instrucciones de longitud variable reducen el rendimiento del sistema
• Inclusión de instrucciones que raramente se usan
UNIVERSIDAD NACIONAL DE CHIMBORAZO
Arquitectura y Mantenimiento de Computadoras
Elizabeth Paredez

CARACTERISTICAS DE LOS PROCESADORES RISC
Pequeño conjunto de instrucciones
• Poseen un número significativamente menor de instrucciones
Instrucciones simples
Instrucciones de longitud fija
• La mayoría de las instrucciones son de la misma longitud, lo que permite que una instrucción se busque
con una operación individual
Predominan las instrucciones que se ejecutan en un ciclo de máquina
• La mayoría de las instrucciones se ejecutan en un solo ciclo, esto permite la implementación de la
segmentación (Pipelining)
Procesamiento de segmentación
• Los procesadores RISC tienen la capacidad de manejar varias instrucciones al mismo tiempo, por
medio de la técnica de segmentación o línea de trabajo
VENTAJAS
• Se incrementa la velocidad debido a un conjunto de instrucciones más simple.
• Hardware más simple debido a instrucciones más sencillas que requieren menos espacio en el chip
• El ciclo de diseño más corto resulta en un diseño efectivo, costos controlados de desarrollo y tiempo de
salida al mercado más corto.
DESVENTAJAS
• Excesiva dependencia en la efectividad del compilador
• La depuración de los programas se hace difícil por la programación de
• Se incrementa el tamaño del código de lenguaje máquina
• Necesidad de memoria rápida

Más contenido relacionado

La actualidad más candente (20)

Cisc
CiscCisc
Cisc
 
Arquitecturas RICS-CISC
Arquitecturas RICS-CISC Arquitecturas RICS-CISC
Arquitecturas RICS-CISC
 
Arquitecturas risc y cisc
Arquitecturas risc y ciscArquitecturas risc y cisc
Arquitecturas risc y cisc
 
Arquitectura CISC
Arquitectura CISCArquitectura CISC
Arquitectura CISC
 
Modelos risc y cisc
Modelos risc y ciscModelos risc y cisc
Modelos risc y cisc
 
Arquitecturas RISC - CISC
Arquitecturas RISC - CISCArquitecturas RISC - CISC
Arquitecturas RISC - CISC
 
Arquitectura cisc
Arquitectura ciscArquitectura cisc
Arquitectura cisc
 
Arquitectura RISC
Arquitectura RISCArquitectura RISC
Arquitectura RISC
 
Computadores RISC
Computadores RISCComputadores RISC
Computadores RISC
 
Procesadores Risc
Procesadores RiscProcesadores Risc
Procesadores Risc
 
Cisc
CiscCisc
Cisc
 
Risc y cisc diseño de computadoras
Risc y cisc diseño de computadorasRisc y cisc diseño de computadoras
Risc y cisc diseño de computadoras
 
Risc Cisc
Risc  CiscRisc  Cisc
Risc Cisc
 
Risc y Cisc
Risc y CiscRisc y Cisc
Risc y Cisc
 
Arquitectura risc cisc
Arquitectura risc ciscArquitectura risc cisc
Arquitectura risc cisc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Risc Cisc
Risc   CiscRisc   Cisc
Risc Cisc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Informática Exposición Grupo 4
Informática Exposición Grupo 4Informática Exposición Grupo 4
Informática Exposición Grupo 4
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 

Similar a Procesadores SISC RISC (20)

Procesadores CISC y RISC
Procesadores CISC y RISCProcesadores CISC y RISC
Procesadores CISC y RISC
 
Alex tomarema 5_b_t#3
Alex tomarema 5_b_t#3Alex tomarema 5_b_t#3
Alex tomarema 5_b_t#3
 
Risc y-cisc-1
Risc y-cisc-1Risc y-cisc-1
Risc y-cisc-1
 
Carla guaman 5_a_t3
Carla guaman 5_a_t3Carla guaman 5_a_t3
Carla guaman 5_a_t3
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
 
Arquitectura cisc
Arquitectura ciscArquitectura cisc
Arquitectura cisc
 
Danilo logroño 5to a tarea 3
Danilo logroño  5to a tarea 3Danilo logroño  5to a tarea 3
Danilo logroño 5to a tarea 3
 
Tipos de Memoria RAM
Tipos de Memoria RAMTipos de Memoria RAM
Tipos de Memoria RAM
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Procesadores Risc y Cisc
Procesadores Risc y CiscProcesadores Risc y Cisc
Procesadores Risc y Cisc
 
Arquictectura cisc
Arquictectura ciscArquictectura cisc
Arquictectura cisc
 
Procesadores cisc y risc
Procesadores cisc y riscProcesadores cisc y risc
Procesadores cisc y risc
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
 
Juan cucuri 5_b_t3
Juan cucuri 5_b_t3Juan cucuri 5_b_t3
Juan cucuri 5_b_t3
 
Eduardo evas 5_a _t3
Eduardo evas 5_a _t3Eduardo evas 5_a _t3
Eduardo evas 5_a _t3
 
Jhonny tenesaca 5_a_t#3
Jhonny tenesaca 5_a_t#3Jhonny tenesaca 5_a_t#3
Jhonny tenesaca 5_a_t#3
 
Luis jaya 5_b_t3
Luis jaya 5_b_t3Luis jaya 5_b_t3
Luis jaya 5_b_t3
 
Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3
 
Arquitectura riscc
Arquitectura risccArquitectura riscc
Arquitectura riscc
 

Más de Ely Paredez

Libre office manual usuario calc
Libre office   manual usuario calcLibre office   manual usuario calc
Libre office manual usuario calcEly Paredez
 
Actade compromisoupa2014
Actade compromisoupa2014Actade compromisoupa2014
Actade compromisoupa2014Ely Paredez
 
Acuerdosy compromisosupa2014
Acuerdosy compromisosupa2014Acuerdosy compromisosupa2014
Acuerdosy compromisosupa2014Ely Paredez
 
Seguimientodel silaboestudiantesupa2014
Seguimientodel silaboestudiantesupa2014Seguimientodel silaboestudiantesupa2014
Seguimientodel silaboestudiantesupa2014Ely Paredez
 
Silabo redes de computadores ii
Silabo redes de computadores iiSilabo redes de computadores ii
Silabo redes de computadores iiEly Paredez
 
Rubrica informàtica aplicada a la educación
Rubrica  informàtica aplicada a la educaciónRubrica  informàtica aplicada a la educación
Rubrica informàtica aplicada a la educaciónEly Paredez
 
Rubrica evaluacion
Rubrica evaluacionRubrica evaluacion
Rubrica evaluacionEly Paredez
 
6 a ejemplo de etapas de la planificación de la eva
6 a ejemplo de etapas de la planificación de la eva6 a ejemplo de etapas de la planificación de la eva
6 a ejemplo de etapas de la planificación de la evaEly Paredez
 
6 a ejemplo de etapas de la planificación de la eva
6 a ejemplo de etapas de la planificación de la eva6 a ejemplo de etapas de la planificación de la eva
6 a ejemplo de etapas de la planificación de la evaEly Paredez
 
Trabajo en grupo
Trabajo en grupoTrabajo en grupo
Trabajo en grupoEly Paredez
 
Realidad aumentada
Realidad aumentadaRealidad aumentada
Realidad aumentadaEly Paredez
 
Riesgo del internet_tics
Riesgo del internet_ticsRiesgo del internet_tics
Riesgo del internet_ticsEly Paredez
 
Introduccion softaware libre
Introduccion softaware libreIntroduccion softaware libre
Introduccion softaware libreEly Paredez
 

Más de Ely Paredez (20)

Windws 7 manual
Windws 7 manualWindws 7 manual
Windws 7 manual
 
Libre office manual usuario calc
Libre office   manual usuario calcLibre office   manual usuario calc
Libre office manual usuario calc
 
Actade compromisoupa2014
Actade compromisoupa2014Actade compromisoupa2014
Actade compromisoupa2014
 
Acuerdosy compromisosupa2014
Acuerdosy compromisosupa2014Acuerdosy compromisosupa2014
Acuerdosy compromisosupa2014
 
Seguimientodel silaboestudiantesupa2014
Seguimientodel silaboestudiantesupa2014Seguimientodel silaboestudiantesupa2014
Seguimientodel silaboestudiantesupa2014
 
Silabo redes de computadores ii
Silabo redes de computadores iiSilabo redes de computadores ii
Silabo redes de computadores ii
 
Rubrica informàtica aplicada a la educación
Rubrica  informàtica aplicada a la educaciónRubrica  informàtica aplicada a la educación
Rubrica informàtica aplicada a la educación
 
Rubrica evaluacion
Rubrica evaluacionRubrica evaluacion
Rubrica evaluacion
 
Mr wong
Mr wongMr wong
Mr wong
 
6 a ejemplo de etapas de la planificación de la eva
6 a ejemplo de etapas de la planificación de la eva6 a ejemplo de etapas de la planificación de la eva
6 a ejemplo de etapas de la planificación de la eva
 
6 a ejemplo de etapas de la planificación de la eva
6 a ejemplo de etapas de la planificación de la eva6 a ejemplo de etapas de la planificación de la eva
6 a ejemplo de etapas de la planificación de la eva
 
Trabajo en grupo
Trabajo en grupoTrabajo en grupo
Trabajo en grupo
 
Go animate-1
Go animate-1Go animate-1
Go animate-1
 
Go animate-1
Go animate-1Go animate-1
Go animate-1
 
Realidad aumentada
Realidad aumentadaRealidad aumentada
Realidad aumentada
 
Web 2 0
Web 2 0Web 2 0
Web 2 0
 
Riesgo del internet_tics
Riesgo del internet_ticsRiesgo del internet_tics
Riesgo del internet_tics
 
Prezi
PreziPrezi
Prezi
 
Educaplay
EducaplayEducaplay
Educaplay
 
Introduccion softaware libre
Introduccion softaware libreIntroduccion softaware libre
Introduccion softaware libre
 

Procesadores SISC RISC

  • 1. UNIVERSIDAD NACIONAL DE CHIMBORAZO Facultad de Ciencias de la Educación Humanas y Tecnologías Escuela de Informática Aplicada a la Educación Arquitectura y Mantenimiento de Computadoras Tema: Características De Los Procesadores CISC y RISC Profesor: Ing. Leonardo Ayavaca Alumna: Elizabeth Paredez 2013 -3014
  • 2. UNIVERSIDAD NACIONAL DE CHIMBORAZO Arquitectura y Mantenimiento de Computadoras Elizabeth Paredez CARACTERISTICAS DE LOS PROCESADORES CISC Instrucciones de longitud variable • La longitud de la instrucción depende del modo de direccionamiento usado en los Las instrucciones requieren múltiples ciclos de reloj para ejecutar • Antes de que una instrucción pueda ser ejecutada los operandos deben ser buscados desde diferentes ubicaciones en memoria Predominan las instrucciones con dos operandos • Los CISC soportan cero, uno o más operandos Variedad del direccionamiento de operandos • Registro a registro, registro a memoria y memoria a registro Múltiples modos de direccionamiento • Alguno de los direccionamientos soportados son el directo de memoria, indirecto de memoria y el indexado a través de registros. VENTAJAS • Facilidad de implementación del conjunto de instrucciones • Compatibilidad hacia adelante y hacia atrás de nuevas CPU’s • Facilidad de programación Puede ser menor la complejidad del compilador DESVENTAJAS • La complejidad del conjunto de instrucciones crece • Las instrucciones de longitud variable reducen el rendimiento del sistema • Inclusión de instrucciones que raramente se usan
  • 3. UNIVERSIDAD NACIONAL DE CHIMBORAZO Arquitectura y Mantenimiento de Computadoras Elizabeth Paredez CARACTERISTICAS DE LOS PROCESADORES RISC Pequeño conjunto de instrucciones • Poseen un número significativamente menor de instrucciones Instrucciones simples Instrucciones de longitud fija • La mayoría de las instrucciones son de la misma longitud, lo que permite que una instrucción se busque con una operación individual Predominan las instrucciones que se ejecutan en un ciclo de máquina • La mayoría de las instrucciones se ejecutan en un solo ciclo, esto permite la implementación de la segmentación (Pipelining) Procesamiento de segmentación • Los procesadores RISC tienen la capacidad de manejar varias instrucciones al mismo tiempo, por medio de la técnica de segmentación o línea de trabajo VENTAJAS • Se incrementa la velocidad debido a un conjunto de instrucciones más simple. • Hardware más simple debido a instrucciones más sencillas que requieren menos espacio en el chip • El ciclo de diseño más corto resulta en un diseño efectivo, costos controlados de desarrollo y tiempo de salida al mercado más corto. DESVENTAJAS • Excesiva dependencia en la efectividad del compilador • La depuración de los programas se hace difícil por la programación de • Se incrementa el tamaño del código de lenguaje máquina • Necesidad de memoria rápida