Este documento presenta el diseño de un procesador de 4 bits con máquina de estado para realizar dos operaciones continuas (resta y XOR) basadas en los dos dígitos intermedios de un número de identificación. Primero se definen los estados de la máquina y la tabla de transición entre estados. Luego se muestra un esquema lógico del circuito del procesador simple implementado con máquina de estado. El procesador realiza las operaciones de resta y XOR de forma secuencial.

1. ESCUELA COLOMBIANA DE CARRERAS INDUSTRIALES
TAREA 2
ANDRES FELIPE LOPEZ MATEUS
2012170031
SISTEMAS DIGITALES I
JOSE EDWIN CULMA
BOGOTA D.C
2014

2. TAREA 2 2do Corte
Con lo comprendido en diseño de procesadores a través de máquinas de estado, diseñar un procesador de 4 bits con máquina de estado para realizar dos (2) operaciones continuas, las operaciones dependen de los dos (2) dígitos intermedios de su número de identificación (como se muestra en el ejemplo):
CASO PROPUESTO
Se desea implementar un procesador sencillo de 4 Bits a partir de maquina de estado, el procesador debe realizar dos operaciones continuas que en este caso serán RESTA y XOR.
1022365005
2
RESTA
3
XOR
CASO PROPUESTO
1) Como primer paso para el diseño del procesador a base de maquina de estado definimos cada uno de los estados.
ESTADO ESTADO SIGUIENTE C B A ECUACIÓN DE TRANSICIÓN C* B* A* E0 E1 0 0 0 000 0 0 0 E1 E2 0 0 1 001 0 0 0 E2 E3 0 1 0 010 0 1 0 E3 E4 0 1 1 011 0 1 1 E4 E1 1 0 0 100 0 0 0

3. 000
001
010
100
011
2)
3)
4) CIRCUITO ESQUEMATICO LOGICO PROCESADOR SIMPLE.
E0 (INICIO)
IN
E2 (EJECUCIÓN) N)
E1(BUSQUEDA)
E3 (RESTA)
E4
(XOR)
(