Este informe se presenta como trabajo escrito del proyecto final de la materia de sistemas digitales, en el cual se plasma el modelado, la programación y la implementación de un sistema de control de llenado para dulces (dosificador), el cual será implementado con lenguaje VHDL (VHSIC [1] Hardware Description Language), integrando así en el sistema a desarrollar una FPGA.

1. Universidad ECCI JECC-2014
1
Abstract— his report is submitted as a written assignment of the final draft of the art digital systems , in which the modeling plasma , programming and implementation of a control system filling for sweets ( dispenser ) , which will be implemented with VHDL well integrated into the system to develop an FPGA.
RESUMEN
Este informe se presenta como trabajo escrito del proyecto final de la materia de sistemas digitales, en el cual se plasma el modelado, la programación y la implementación de un sistema de control de llenado para dulces (dosificador), el cual será implementado con lenguaje VHDL (VHSIC [1] Hardware Description Language), integrando así en el sistema a desarrollar una FPGA.
I. INTRODUCCION
omo proyecto final de la materia sistemas digitales se desea implementar un sistema de control de llenado para dulces (dosificador) como mejora de proceso industrial de la fábrica CANDY JOL.A S.A.S. con este proyecto so optimizar el uso de los recursos, se aumenta la producción y se reducen costos de mano de obra.
Para el desarrollo del prototipo se utiliza los conocimientos adquiridos en la materia sistemas digitales de programación en VHDL [2] y la tarjeta BASIS 2[3].
II. IMPLEMENTACIÓN.
Para la implementación del proyecto final de la materia sistemas digitales se realizara una maqueta del sistema dosificador, el cual se acoplara a una maquina selladora Fluopack [4], la cual es una banda selladora de los paquetes que se usan en la fabricación de dulces en CANDY JOLA S.A.S.
Las maquinas Fluopack son dispositivos que realizan el sellado de empaques para diferentes propósitos, lo cual ayuda aumentando la producción en pequeñas y grandes fábricas.
Para el caso de la empresa CANDY JOLA S.A.S. se desea optimizar la operación de esta máquina, dado que la parte de dosificación aun es manual.
En el comercio ya se cuenta con maquinaria que realiza este proceso, sin embrago el costo de estas para una pequeña empresa es muy elevado, por lo que no es viable esta adquisición.
Dada esta problemática económica, se realiza un prototipo de dosificador que sea económico y de fácil acople a la selladora Fluopack con la que ya cuenta la empresa.
De la maquina selladora Fluopack se aprovechara el lector de la taca del empaque con el fin de realizar el control de apertura del sistema de dosificación y conteo de la cantidad de productos empacados.
En la maqueta esta función se representara con un circuito de sensor infrarrojo el cual controlara el estado de inicio de apertura de paso de producto.
Para realizar el control de cierre se usaran sistemas de final de carrera, con el fin de lograr una apertura adecuada, al igual que el cierre del sistema de dosificación.
A. BASYS 2
Figura 1. BASYS 2
La tarjeta BASYS 2 es una tarjeta de desarrollo que contiene una FPGA Spartan 3, fabricada por la compañía DIGILENT. Está diseñada para el aprendizaje de la síntesis de circuitos de
SISTEMA DE CONTROL DE LLENADO PARA MAQUINA DE SELLADO FLUOPACK
Rodríguez Castillo, Carlos Andrés. Jola Castillo, Steven Ernesto carlosarcas.16@gmail.com, stevenjola@hotmail.com Universidad Escuela Colombiana de Carreras Industriales
Bogotá D.C.- Colombia
C

2. Universidad ECCI JECC-2014
2
complejidad media utilizando un entorno de desarrollo profesional.
Además de la FPGA, esta tarjeta contiene una serie de recursos que pueden ser utilizados en los diseños de los circuitos. Concretamente contiene:
• 4 pulsadores
• 8 conmutadores
• 8 LEDS
• 4 displays de 7 segmentos
• Un conector de teclado de PC
• Una salida VGA
La síntesis de circuitos se realizará mediante el lenguaje de descripción hardware VHDL. Se compilará utilizando el entorno ISE de XILINX que se encontrará disponible en el ordenador de cada puesto del laboratorio. Este entorno es capaz de crear un archivo para la configuración de la FPGA a partir del código VHDL que se escriba (archivo de “bit stream” con extensión .bit).
Dicho archivo debe ser cargado en la tarjeta BASYS 2. Esto hace que el hardware interno de la FPGA se configure para seguir las especificaciones hardware descritas.
Para volcar el contenido del archivo en la FPGA y configurarla es necesario utilizar el programa ADEPT de DIGILENT. [5]
B. Funcionamiento dosificador.
El funcionamiento básico del sistema de control de llenado es el siguiente:
 El sistema de dosificación inicia al detectar el paso de la taca del empaque, lo cual ordena al motor del sistema de dosificación iniciar la apertura para dar paso al producto a suministrar.
 Una vez la compuerta de paso llegue hasta el final de carrera [6] número dos, se detiene el motor y se da un paso a estado futuro de cierre, el cual activa el giro invertido del motor, para realizar el cierre sistema de dosificación.
 Al activarse el final de carrera número dos, se realiza un conteo para saber cuántos paquetes ha llenado hasta el momento.
 Una vez se activa el final de carrera numero dos se inicia el proceso de cierre del sistema de dosificación, este tendrá un control de paro del motor, el cual se controlara por el final de carrera número uno instalado en el prototipo del dosificador.
C. Diseño de estados Decodificador
Entradas/ Salidas
A
B
E0
0
0
Motor parado
E1
0
1
Giro derecha
E2
1
0
Giro izquierda
E3
1
1
N/A
Tabla 1. Máquina de estado
S0 = Sensor Taca Inactivo
S0* = Sensor taca Activo
S1 = Dosificador cerrado
S1* = Dosificador abriendo
S2 = Dosificador abierto
S2* = Dosificador cerrando
S0*.S2
S0.S1.S2*
S0*.S1
S0.S1*.S2
Figura 2. Diagrama estados
Estado presente
QB
QA
Estado Transición
Estado siguiente
QB*
QA*
E0
0
0
S0*.S2
E1
0
1
E1
0
1
S0.S1.S2*
E0
0
0
E0
0
0
S0*.S1
E2
1
0
E2
1
0
S0.S1*.S2
E0
0
0
Tabla 2. Tabla diagrama estados
 QB* = S0*.S2
 QA* = S0*.S1
D. Montaje sistema dosificación
El montaje del sistema de dosificación, se encuentra compuesto por:
 Tolva de polvo para dulces.
 Motor de apertura y cierre de suministro.
 Tarjeta BASYS 2.
 Final de carrera de apertura.
 Final de carrera de cierre.
 Circuito giro e inversor de giro motor.
 Compuerta de paso producto.
 Engranajes de operación.
Figura 3. Dosificador
E1
E2
E0

3. Universidad ECCI JECC-2014
3
En la implementación del dosificador se realiza el montaje del circuito de manejo de giro del motor de apertura y cierre de suministro el cual se compone de un sistema de amplificación de voltaje, el cual se diseña con transistores tip 31c, al igual que un circuito integrado l293d (Puente H)
E. Programación en VHDL
Para el diseño de la máquina de estado que tendrá el control del sistema de dosificación, se aplican los conocimientos adquiridos durante el semestre en la materia de sistemas digitales.
En la programación el esquemático está compuesto por contadores, memorias ROM [7], conversores serial – paralelo y la máquina de estado.
Figura 3. Esquemático Dosificador.
En la figura 1 se observa el esquemático del sistema de dosificación, en el cual se ven las diferentes conexiones que se usan para el control de los Display de conteo de paquetes que se han llenado, así como un bloque que se encarga del control de las señales del infrarrojo y los finales de carrera, los cuales controlan la operación del dosificador.
III. CONCLUSIONES
 En el desarrollo de la aplicación del dosificador se encuentran varios puntos de falla, en la programación se reciben errores en la ejecución debido a errores en las líneas del programa, o al generar el esquemático se ven fallas por los acoplamientos en las salidas, lo cuales se corrigen validando que los nombres de las salidas coincidan con los declarados en la programación.
 El dispositivo que permite realizar la dosificación del polvo dulce se puede conseguir fácilmente en el mercado, pero el costo de este tipo de equipos por la tecnología es muy alto para algunas empresas y la implementación a realizar se puede diseñar a bajo costo para pequeñas empresas que buscan la mejorar la competitividad en el mercado.
IV. REFERENCIAS
[1] VHSIC (Very High Speed Integrated Circuit) [Online]
http://es.wikibooks.org/wiki/Programaci%C3%B3n_en_VHDL
[2] VHDL (VHSIC Hardware Description Language)
http://es.wikibooks.org/wiki/Programaci%C3%B3n_en_VHDL
[3] Basys™ 2 Spartan-3E FPGA Board.
http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,790&Prod=BASYS2
[4] Fluopack
www.comek.com.co
[5] Manual de referencia tarjeta BASYS 2. Texto tomado de http://neirol-vm- 51.die.upm.es/~profes/celt/1213/public/docs/Manual%20de%20referencia%20BASYS%202.pdf
[6] sensor final de Carrera.
http://es.slideshare.net/JavierCaniparoli/sensores-de-final-de-carrera
[7] Maquinas de estado
https://e.edim.co/5305243/modelado_de_maquinas_de_estado_vhdl2.pdf?Expires=1416528338&Signature=jmfFCs4E0wHHVJGXON4lnftOp~ rxrANtZ4ggzu82m7V9tgNWCRujUiyIzhIjpQlemidmAfy- xxLG3mOopJEHSjb3EbhlZv9qkM~SgUjdTxoqVoXgfUvchwmG6m9LBWzC4WbTSR-f0LQPTgt26hq- ~vXmyNQGwByzZyP5LpDdvk0l9ZvcWi8rA6qNJw~xm38w4p0fhqGCmqNZrHHvF3jx~qaBjbb4-- EjVrWUSYWVUQPlQjOSRoAovkmUHPsPAZamNoi0k3JL3T34i0krpaNY4MkhgdvI7ry5l2Be1GdLLoQ2To8gYauz2jEkOaPhwq7pFzAGjLPKTy2wVLDHB2NV-w__&Key-Pair-Id=APKAIJNVNRBLLSTGN23Q [5] ROM (read-only memory)
http://es.wikipedia.org/wiki/Memoria_de_solo_lectura
Autores
A. Carlos Andrés Rodríguez Castillo nacido en Fusagasugá (Cundinamarca), Colombia, el 16 de noviembre de 1989. Se graduó como tecnólogo en soporte de soporte de Telecomunicaciones en el mes de Marzo de 2014. Actualmente se encuentra cursando octavo semestre de Ingenieria electrónica en la universidad Escuela colombiana de carreras Industriales.
B. Steven Ernesto Jola Castillo nacido en Bogotá (Cundinamarca), Colombia, el 28 de --de 19--. Actualmente se encuentra cursando octavo semestre de Ingenieria electrónica en la universidad Escuela colombiana de carreras Industriales.

4. Universidad ECCI JECC-2014
4
Sistemas Digitales I
Universidad Escuela colombiana de Carreras Industriales.