1. UNIVERSIDAD DE LA MARINA MERCANTE - INGENIERÍA ELECTRÓNICA
TÉCNICAS DIGITALES II
TP Nº 2: MEMORIAS RAM, ROM
1) Una memoria almacena 4096 bytes, ¿qué cantidad de KB representa?
2) La capacidad de una memoria es de 268435456 bits, ¿qué cantidad de MB
representa?
3) Si tengo una capacidad de 3 GB, ¿qué cantidad de MB, KB representan?
4) Si quiero direccionarme a 16 MB de capacidad, ¿de qué ancho es el bus de
direcciones?
5) Si el bus de direcciones es de 10 bits, ¿a qué cantidad de posiciones puede
direccionar?
6) Si tuviese una memoria principal de 256 posiciones, ¿cuántos bits tendría el bus de
direcciones?
7) ¿Modificarías la respuesta anterior( punto 6) para 1024 posiciones, para 32M(mega)
posiciones? ¿cómo?
8) Para direccionar a 64 MB, ¿cuántos bits tendría el bus de direcciones?
9) El clock de una máquina es de 150 MHZ, ¿qué duración tiene el ciclo (ns)?
10) Compare con el punto anterior teniendo un clock de 400MHZ. Sacar conclusiones
11) Si el ciclo de máquina es de 7 ns, ¿a cuántos MHZ funciona el clock?
12) Diseñe un Banco de memoria RAM estática de 128K x 8 empleando memorias tipo
6116. Indique todas las conexiones de las memorias y la circuitería adicional.
Especifique la longitud del bus de direcciones necesario.
http://proton.ucting.udg.mx/dpto/maestros/mateos/memorias/memorias.html
13) Proyecte un Banco de Memoria que contenga 8k x 8 RAM y 32k x 8 ROM
empleando integrados del tipo 6116 y 2764.
Indique claramente cómo funciona el Banco y conecte cada uno de los terminales de las
memorias. Prevea que no se pueda equivocadamente intentar escribir en la ROM.
El Sistema externo provee 16 líneas de Direcciones, 8 de Datos bidireccionales y Línea
de R/W (1 Lectura, 0 Escritura).
Además, los 8K de RAM deben estar a partir de la dirección Hexa 0000 y la ROM debe
ocupar la parte más alta de la memoria. Identifique todos los circuitos integrados
adicionales.
Considerando al banco como un Sistema de memoria de 40K x 8 calcule:
a) Cuál es la cargabilidad disponible en el Bus de datos,en una operación de
lectura?
b) Cuál es el efecto de carga del Bus direcciones del banco para operaciones de
lectura y escritura?
c) Cuál es el efecto de carga del Bus de datos en operaciones de escritura?

2. 14) Si el bus de direcciones tiene 22 bits ¿a cuántas direcciones diferentes puede
acceder el procesador?. Si cada posición tuviese una capacidad de 4 bytes, ¿cuál es la
capacidad total de la memoria medida en KB; MB?
15) ¿Qué dirección de posición de memoria binaria representa el nro. B4F116?
¿Cuántos bits tendría elbus de direcciones? Si cada dirección fuese de 16 bits, ¿qué
capacidad tendría la memoria?
16) Una Memoria tiene como parámetros:
• Tiempo de acceso de Direcciones = 250 nseg.
• Tiempo de acceso de CS = 150 nseg.
• Tiempo de mantenimiento de Datos = 10 nseg.
a) Si una dirección válida se coloca en t = 0, la memoria se activa en t = 50 nseg. y
otra dirección se coloca en t = 300 nseg, indique durante cuánto tiempo estarán
estables los datos de la primera dirección en la salida.
b) Repita el punto a), pero suponiendo que la memoria se activó en t = 210 nseg.
17) Para el ejercicio 13) realice el diagrama temporal de Lectura de las Memorias RAM.
Especifique claramente las características de retardo de la circuitería adicional utilizada.
Suponga que:
- Las direcciones se colocan en t = 0.
- La línea R/W se estabiliza en tmáx = 20 nseg, respecto de t=0.
- Las direcciones se mantienen durante tmáx = 400 nseg.
- En el banco hay memorias del tipo HM6116AP-10 y HM6116AP-20.
18) Diseñe un banco de memoria de 128 Kbytes con circuitos integrados tipo
MCM60L256A-C, dibuje el circuito resultante
19) ¿Cuál es la capacidad máxima de un banco de memoria implementado con
integrados MCM60L256A-C ?
20)
Se dispone de un microprocesador de 64Kb de direccionamiento, se desea implementar:
• 1 CI de memoria RAM de 8 Kb.
• 1 CI de memoria RAM de 8 Kb.
• 1 CI de memoria ROM de 16 Kb.
Partiendo desde la posición 0000h.
Realizamos los mapas de Memoria con el circuito de decodificación.
21)
Se posee un microprocesador de 8088 configurado en modo mínimo y 2 chips de
memorias RAM de 8Kb con las cuales se desea conformar un banco de 16Kb que
comience en la posición 00000h del mapa de memoria
Realizamos los mapas de Memoria con el circuito de decodificación.
22)
Se desea conectar a un microprocesador de 64Kb de direccionamiento, dos memorias
una de 4Kb cuya dirección de
inicio es 3000h y otra de 2Kb, en la dirección A000h
La decodificación deberá ser completa (sin imágenes).
a) Realizar el mapa , señalando las líneas de decodificación externas e internas.
b) Realizar el circuito decodificador completo.
23)
Se desea conectar un microprocesador con un campo de direccionamiento de 64Kb:

3. • Una banco de memoria ROM de 16Kb formado por CI de 4Kb en la parte baja (a partir
de 0000h).
• Una memoria RAM de 24Kb formada por un CI de 16Kb y un CI de 8 Kb en la parte
más alta (hasta
FFFFh).
Se deberá utilizar un CI 78LS139 para el mapeo de los dos bancos.
La decodificación deberá ser completa .
a) Realizar el mapa ampliado y reducido, señalando las líneas de decodificación externas
e internas.
b) Realizar el circuito decodificador completo.