1. CONTADORES MARLEY MENDOZA ANDRES SANJUAN

2. INTRODUCCIÓN El presente trabajo investigativo va dirigido al estudio del comportamiento de los circuitos contadores. El análisis de este tipo de circuitos secuenciales consiste básicamente en determinar la forma de contar, lo cual se obtiene por medio de un diagrama de tiempo. En forma de circuito integrado existen muchos tipos de contadores que en general siguen una secuencia binaria normal. Muchas veces se desea tener contadores que sigan secuencias de conteo que no sea la binaria, en ese caso ya no se dispondrá de circuitos integrados que contengan el contador, sino que debemos diseñarlo. Al ser el contador un circuito secuencial para diseñarlo se utilizarán las técnicas de diseño de circuitos secuenciales. No es objeto de esta investigación un análisis profundo de los procedimientos de síntesis de circuitos secuenciales en general. Solo se analizará el procedimiento para el caso de los contadores, lo que implica una gran simplificación del procedimiento.

3. DIAGRAMA DE BLOQUE DE UN CIRCUITO SECUENCIAL En un modelo general de circuito secuencial el efecto en las salidas de todas las entradas previas se representa por el estado del circuito. Esto también determina su próximo estado. La relación existente entre entradas, salidas, estados presentes y estados futuros puede especificarse por medio de tablas de estado y diagramas de estado.

4. CIRCUITOS SECUENCIALES CONTADORES Una red combinacional es aquella que "combina" compuertas Y, O, Negadas y del 3º Estado. Una secuencial es ésta pero realimentada. En las salidas preferiremos llamar a los estados anteriores con letra minúscula (q) para diferenciarlos de los presentes que se hará con mayúscula (Q), y los de la entrada con mayúscula porque siendo presentes, tampoco cambiaron durante la transición (x = X).

5. FLIP-FLOP Los Flip-Flop son las unidades básicas de todos los sistemas secuenciales, existen cuatro tipos: el RS, el JK, el T y el D. Todos pueden ser de dos tipos, a saber: Flip-Flop activado por nivel (FF-AN) o bien Flip-Flop maestro-esclavo (FF-ME). El primero recibe su nombre por actuar meramente con los "niveles" de amplitud 0-1, en cambio el segundo son dos FF-AN combinados de tal manera que uno "hace caso" al otro.

6. FLIP-FLOP ACTIVADOS POR ALTO NIVELFLIP-FLOP RS Tiene tres entradas, S (de inicio), R (reinicio o borrado) y C (para reloj). Tiene una salida Q, y a veces también una salida complementada, la que se indica con un círculo en la otra terminal de salida. Hay un pequeño triángulo en frente de la letra C, para designar una entrada dinámica. El símbolo indicador dinámico denota el hecho de que el flip-flop responde a una transición positiva (de 0 a 1) de la señal de reloj.

7. La operación del flip-flop es como sigue. Si no hay una señal en la entrada del reloj C, la salida del circuito no puede cambiar independientemente de cuáles sean los valores de entrada de S y R. Sólo cuando la señal de reloj cambia de 0 a 1 puede la salida afectarse de acuerdo con los valores de la entrada S y R. Si S = 1 y R = 0 cuando C cambia de 0 a 1, la salida Q se inicia en 1. Si S = 0 y R = 1 cuando C cambia de 0 a 1 la salida Q se reinicia o borra en 0. Si tanto S como R son 0 durante la transición de reloj, la salida no cambia. Cuando tanto S como R son iguales a 1, la salida es impredecible y puede ser 0 o 1 dependiendo de los retrasos internos de tiempo que ocurran dentro del circuito.

8. FLIP- FLOP JK Un flip-flop JK es un refinamiento del flip-flop SR en el sentido que la condición indeterminada del tipo SR se define en el tipo JK. Las entradas J y K se comportan como las entradas S y R para iniciar y reinicia el flip-flop, respectivamente. Cuando las entradas J y K son ambas iguales a 1, una transición de reloj alterna las salidas del flip-flop a su estado complementario. Su unidad básica se dibuja a continuación que, como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop JK activado por nivel (FF-JK-AN). Cuando no se especifica este detalle es del tipo Flip-Flop JK maestro-esclavo (FF-JK-ME). Su ecuación y tabla de funcionamiento son Q = J q* + K* q

9. FLIP- FLOP JK

10. Se da detalle de su confección lógica a partir del FF-RS-AN.

11. Simplificamos por ejemplo usando mapas de Karnaugh R = K q S = J q* Resulta el circuito

12. FLIP- FLOP D El flip-flop D (datos) es una ligera modificación del flip-flop SR. Un flip-flop SR se convierte a un flip-flop D insertando un inversor entre S y R y asignando el símbolo D a la entrada única. La entrada D se muestra durante la ocurrencia de una transición de reloj de 0 a 1. Si D = 1, la salida del flip-flop va al estado 1, pero si D = 0, la salida del flip-flop va a el estado 0. Su unidad básica se dibuja a continuación que, como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop D activado por nivel (FF-D-AN). Cuando no se especifica este detalle es del tipo Flip-Flop D maestro-esclavo (FF-D-ME) comúnmente denominado también Cerrojo —Latch.

13. FLIP-FLOP D A partir del FF-RS-AN puede diseñarse este FF-D-AN siguiendo los pasos mostrados anteriormente, pero no tiene sentido ya que al ser activado por nivel no tiene utilidad.

14. FLIP – FLOP MAESTRO - ESCLAVO Todos los cuatro FF-AN pueden implementarse siguiendo las órdenes de un FF-D-AN a su entrada como muestra el dibujo esquemático. El FF-D hace de puerta (Cerrojo). Cada pulso en el clock hará que la señal entre al sistema (como salida del FF-D-AN) y salga la misma a la salida final respetando la tabla de verdad del FF esclavo. Así, si el esclavo es un FF-X-AN, todo el conjunto se comporta como un FF-X-ME —aquí X puede ser un FF o bien también un sistema secuencial complejo.

16. asincrónicos La cantidad M de pulsos a contar (incluyendo el correspondiente reposo) está relacionada con el número n de FF a utilizar mediante la fórmula 2n-1 < 2nM

17. EJEMPLO DE DISEÑO Se pretende contar los pulsos de un código, por ejemplo binario natural hasta el número 5; o sea que a partir del pulso 6 se reiniciará el conteo (auto borrado). En efecto, podemos elegir la mínima cantidad de FF a usar (y que por tanto se usarán). M = 6 2n-1 < n = 3 2n M Adoptamos seguidamente el tipo de FF que dispongamos, por ejemplo el RS.

18. Simplificamos los resultados, por ejemplo por Veich-Karnaugh R0 = q1*q2 S0 = q1q2 R1 = q1q2 S1 = q0*q1*q2 R2 = q2 S2 = q2* Finalmente con ella armamos el circuito

19. DISEÑO DE CONTADORES Diagrama de estados Describe gráficamente el circuito secuencial, el contador en este caso, indicando cual es el estado siguiente en función del estado actual y de las entradas, que para el caso de contadores no existen. En este diagrama, un estado se representa por un círculo, y la transición se indica con líneas o arcos que conectan los círculos. Dentro de cada círculo se escribe un número binario que representa el estado. La figura muestra el diagrama de estados de un contador de 3 bits.

21. El estado futuro muestra el estado de los flip flops después del pulso de reloj.

24. 2. Realizar la tabla de transiciones. De la tabla se obtienen las funciones de entradas de los flip flops. Se selecciona el tipo de flip flop para el diseño (JK, T, D)

25. 3. Minimización de las funciones de entradas utilizando mapas de Karnaugh.

30. Simulador De Contadores

31. CIRCUITOS CONTADORES IMPLEMENTADOS EN UN SIMULADOR El Simulador de Construcción de Circuitos Digitales con Escenarios Virtuales y Tutoriales Interactivos es un programa para construir circuitos digitales sobre un módulo digital virtual a partir de modelos lógicos de circuitos integrados estándares (familia TTL LS) y de aplicación específica (ASIC). Los circuitos pueden ser simulados en el módulo digital directamente y en algunos casos pueden ser validados con Escenarios Virtuales que representan al ambiente donde los circuitos operarán. Además, los circuitos hechos pueden ser almacenados, recuperados y editados

33. Indicadores luminosos: 18 leds sencillos y 3 visualizadores de siete segmentos

34. Relojes de 1H y 10 Hz

35. Entradas digitales: 12 interruptores y 4 pulsadores

36. Alimentación: líneas de VCC y GND

37. Expansor de 18 líneas para conexión con un escenario

39. La figura 3 muestra un circuito decodificador binario con un decodificador de siete segmentos

40. La figura 4 muestra un circuito de contador BCD con habilitación de cuenta ascendente/descendente de 0 a 999.

41. DISEÑO DE UN CODIFICADOR BCD A 7 SEGMENTOS a b f ga c e d Este codificador se utiliza para desplegar en un display de 7 segmentos la información que está en código BCD, por ejemplo la información en la pantalla de una calculadora. Solución:

42. 4 entradas 7 salidas

43. CD 0001 011 111 10 Grupo 4 4B 1 1 1 001 1 1 011 1 Grupo 1 111 Grupo 3 1 1 101 Grupo 2 PARA A:

44. CD 0001 011 111 10 AB Grupo 2 1 1 1 1 001 Grupo 3 1 011 Grupo 4 111 1 1 101 Grupo 1 PARA B

45. Grupo 1 CD 0001 011 111 10 AB Grupo 2 1 1 1 001 1 011 1 1 Grupo 3 1 111 1 1 101 Grupo 4 PARA C

46. CD 0001 011 111 10 AB Grupo 1 1 1 1 001 Grupo 3 011 1 Grupo 4 1 111 Grupo 5 1 1 101 Grupo 2 PARA D

47. CD 0001 011 111 10 AB Grupo 1 1 1 001 Grupo 3 011 1 111 1 101 Grupo 2 PARA E

48. CD 0001 011 111 10 AB 1 001 Grupo 3 011 1 1 1 Grupo 1 1 111 1 1 101 Grupo 2 PARA F

49. CD 0001 011 111 10 AB Grupo 1 1 1 001 011 1 1 Grupo 4 1 111 Grupo 2 1 1 101 Grupo 3 PARA G

50. GRACIAS