2. Circuito Secuencial
Existen dos tipos:
Sincrónico: su comportamiento puede
definirse a partir del conocimiento de sus
señales en instantes discretos de tiempo.
Asincrónico: depende del orden en que
cambian las señales de entrada
3. Multivibrador Biestable
• Flip-Flops (FF).-Circuito lógico con dos salidas
Q y Q’, donde: Q (Salida Normal) y Q’(Salida
Invertida).
Dos estados posibles
– Q=0 y Q’=1
– Q=1 y Q’=0
• El Flip-Flop guarda el estado para variaciones
a la entrada (Memoria).
4. Flip-Flop Set-clear NAND
• Entradas SET y CLEAR (PONER - LIMPIAR).
• Dos estados de Salida Igualmente Probables.
1
1
?
?
1
0
1
1
?
?
1
0
12. Señales de reloj
Sistemas digitales Asincrónica
Transición en
sentido positivo
Transición en
sentido Negativo
13. FF SC Transición Positiva
S C Qn+1
0 0 Qn(No hay Cambio)
1 0 1
0 1 0
1 1 Ambiguo
FF
Q
Q
S
C
Transición
Positiva
14. FF SC Transición negativa
S C Qn+1
0 0
Qn (No hay
Cambio)
1 0 1
0 1 0
1 1 Ambiguo
Cual es la Señal en Q ?
FF
Q
Q
S
CTransición
Negativa
15. FF SC con NAND
U1
NAND
U2
NAND
U3
NAND
U4
NAND
0
1
0
1
S
C
SET
CLEAR
•Un FF básico con compuertas NAND
•Un circuito conductor de pulsaciones
•Un circuito detector de arista.
16. EL BIESTABLE J-K CON RELOJ
• Las entradas de Control J K == S C
• Transición en Sentido Positivo.
• Diferente J=1 y K=1 (No generan señal
ambigua).
• Para 1 1 FF Pasa al estado Opuesto (Se
complementa).
• Siempre que efectué Transición Negativa.
• MODO ARTICULADO DE OPERACIÓN.
• FF J=1 K=1 Qn+1 = Qn’
17. Biestable J-K con reloj (subida)
J K Qn+1
0 0
Qn(No hay
Cambio)
1 0 1
0 1 0
1 1
Qn' (Se
complementa)
Suponemos Q=1 Inicial
Transición positiva
18. Biestable J-K con reloj (bajada)
J K Qn+1
0 0 Qn(No hay Cambio
1 0 1
0 1 0
1 1 Qn' (Se complementa)
Suponemos Q=1 Inicial
Transición Negativa
19. FF J-K Con transición Activada
1
2
13
12
3
4
5
6
1
2
3
4
5
6
J
K
Q
Q
J – K Q y Q’ Se complenta
J
14
Q
12
CLK
1
K
3
Q
13
R
2
20. BIESTABLE D CON CRONOMETRO
D Qn+1
0 0
1 1
•D es Sincrónica
•TSP
•Q == D para TSP
D
CLK
Q
Q
21. Ejercicio
• Diseñar un Circuito de almacenamiento de
registros de 8 bits con TSP y TSN Con FF D.
26. ENTRADAS ASINCRONICAS
• S,C,J,K y D Entradas de Control.
• Entradas Sincrónicas.
• El efecto es sincronizado con la señal del CLK.
• Se implementan una o mas entradas
Asincrónicas.
• Operan independiente de las Sincrónicas.
• Se utilizan para FF1 o FF 0 NO importa
condiciones.
28. Convenciones de Fabricantes de Chips
Entrada SET Asincrónica Entrada CLEAR Asincrónica
DC SET DC CLEAR
PRESET CLEAR
SET RESET
Sd (fijación directa) Cd (eliminación Directa)
30. Consideraciones de Distribución
• Fabricantes – Caracteristicas
• Valores Mínimos de ts y th.
• Tiempos en nanosegundos.
• Tiempos de constitución y de
contención.
• Demoras de propagación.
• Frecuencia máxima de
cronometraje