Reporte de simulación de flujo del agua en un volumen de control MNVA.pdf
Principales tipos de flip flops
1. República Bolivariana de Venezuela
Instituto Politécnico Universitario Santiago Mariño
Escuela, Ingeniería electrónica
Sede Barcelona-Anzoátegui.
Principales tipos
De flip flops.
Prof. Bachiller.
Carlos Hernández Ginesca Torres C.I 25.810.005
2. Es uno de los más usados en los circuitos digitales, y de hecho es parte
fundamental de muchos circuitos avanzados como contadores y registros de
corrimiento, que ya vienen integrados en un chip. Este FF cuenta con dos entradas
de datos J y K, su función es en principio la misma que el Registro básico NAND o
NOR, pero con la diferencia que la condición en las entradas, J = 1, K = 1, a
diferencia del Registro NAND, que generaría una salida errónea o no deseada, en un
FF J-K, obliga a las salidas a conmutar su estado al opuesto (Toggle) a cada pulso
del reloj.
Tabla de verdad.
3. Características del flip flps JK.
• Si J y K = 0, no hay cambios en las salidas.
• Si J = 1, y K = 0, se forzan las salidas a Q = 1, /Q = 0.
• Si J = 0, y K = 1, se forzan las salidas a Q = 0, /Q = 1.
• Si J = 1, y K = 1, las salidas conmutan su estado hacia el siguiente a cada pulso del reloj
(Toggle).
Flip flops tipo SR
Tiene tres entradas, S (de inicio), R (reinicio o borrado) y C (para reloj). Tiene una
salida Q, y a veces también una salida complementada, la que se indica con un circulo en la
otra terminal de salida. Hay un pequeño triángulo en frente de la letra C, para designar una
entrada dinámica. El símbolo indicador dinámico denota el echo de que el flip-flop responde
a una transición positiva ( de 0 a 1) de la señal de reloj.
4. Tabla de verdad.
Características del flip flops SR.
Observar la realimentación característica de una puerta NAND a la entrada de
la otra. En la tabla de la verdad se define la operación del flip-flop. Primero encontramos
el estado "prohibido" en donde ambas salidas están a 1, o nivel alto. Luego encontramos
la condición "set" del flip-flop. Aquí un nivel BAJO, o cero lógico, activa la entrada de
set(S). Esta pone la salida normal Q al nivel alto, o 1. Seguidamente encontramos la
condición "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en
reset) la salida normal Q. La cuarta línea muestra la condición de "inhabilitación" o
"mantenimiento", del flip-flop RS. Las salidas permanecen como estaban antes de que
existiese esta condición, es decir, no hay cambio en las salidas de sus estados
anteriores. Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la
condición reset pone la salida Q a 0. La salida complementaria nos muestra lo opuesto.
Estos flip-flop se pueden conseguir a través de circuitos integrados.
5. La operación de un FF tipo D es mucho mas simple. Solo posee una entrada
además de la del reloj. Se le denomina "data" y es muy útil cuando queremos almacenar un
dato de un bit (0 o 1). Si hay un 1 en la entrada D cuando se aplica el pulso de reloj la salida
Q toma el valor de 1 (SET) y lo almacena. Si hay un 0 en la entrada D, cuando se aplica el
pulso de reloj la salida toma el valor de 0 (RESET) y lo almacena. El cambio en la salida del
FF se efectúa en el flanco de bajada del reloj.
Tabla de verdad.
Puede verse como una linea primitiva de retardo o una retención de orden cero, ya
que los que datos se introducen, se obtienen en la salida un ciclo de reloj después. Esta
caracteristica es aprovechada para sintetizar funciones procesamiento digitales de señales
mediante la transformada de Z.
6. Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T
cambia de estado ("toggle" en inglés) cada vez que la entrada de sincronismo o de reloj se
dispara mientras la entrada T está a nivel alto. Si la entrada T está a nivel bajo, el biestable
retiene el nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK,
unión que se corresponde a la entrada T.
Caracteristicas del flip flops tipo D.
• Si el reloj pasa de (0) a (1), el valor que almacena el FF permanece igual.
• Si el valor del bit ‘T’ es (1) el valor de salida cambia, al (0).
Tabla de verdad.