SlideShare una empresa de Scribd logo
• Un ciclo de instrucción (también llamado ciclo de fetch-and-execute o ciclo
de fetch-decode-execute en inglés) es el período que tarda la unidad
central de proceso (CPU) en ejecutar una instrucción de lenguaje máquina.
• En este Ciclo, se encuentran los dos pasos denominados Ciclo de lectura
(fetch) y Ciclo de ejecución (execution).
Las etapas del ciclo de instrucción son:
• IF (búsqueda)
• ID (decodificación)
• EX (ejecución en el operador multiciclo)
• WB (escritura en el bus común de datos).
• Se vuelca el valor del contador de programa sobre el bus de
direcciones. Entonces la CPU pasa la instrucción de la
memoria principal a través del bus de datos, al Registro de
Datos de Memoria(MDR). A continuación el valor del MDR es
colocado en el Registro de Instrucción Actual (CIR), un circuito
que guarda la instrucción temporalmente de manera que
pueda ser decodificada y ejecutada.
• El decodificador de instrucción interpreta e implementa la
instrucción. El procesador decodifica éste para saber de qué
instrucción se trata y obtiene los parámetros de la memoria
(si los tuviera).
• El registro de instrucción (IR) mantiene la instrucción en curso
mientras el contador de programa (PC, program counter)
guarda la dirección de memoria de la siguiente instrucción a
ser ejecutada.
• Llegado a este paso, el procesador ya sabe de qué instrucción
se trata y los parámetros que necesita, luego simplemente la
ejecuta de la forma apropiada.
• Al finalizar este paso finaliza una iteración del ciclo de
instrucción, volveremos ala búsqueda de la siguiente
instrucción y así sucesivamente
• Llegado a este paso, el procesador ya sabe de qué instrucción
se trata y los parámetros que necesita, luego simplemente la
ejecuta de la forma apropiada.
• Al finalizar este paso finaliza una iteración del ciclo de
instrucción, volveremos ala búsqueda de la siguiente
instrucción y así sucesivamente
• Este ciclo se puede resumir en la
figura.
• Cuando están involucrados más de
un operando cada uno de ellos
requiere un acceso.
• Se debe realizar un tratamiento
especial cuando hay
direccionamiento indirecto
• Instrucciones utilizan los recursos distintos en distintas etapas de
la ejecución, entonces se ejecutan múltiples instrucciones
simultáneamente siempre y cuando TODAS se encuentren en
distintas etapas de ejecución.
• ¿Por qué a la segmentación se le llama Pipelining?
– Porque al igual que en una tubería, se aceptan entradas nuevas
en un extremo antes de que las anteriores sean salidas en el
otro extremo.
• Lavandería Secuencial
– Recibir Cargas
– Lavar Carga i
– Secar Carga i
– Planchar Carga i
Las máquinas quedan
desocupadas en algunos
ciclos
Total (4 cargas): 6 horas.
• Lavandería Segmentada
– Recibir Cargas
– Lavar Carga i
– Secar Carga i y lavar Carga
i+1
– Planchar Carga i, secar Carga
i+1 y lavar Carga i+2
Total (4 cargas): 3.5 horas
• http://es.wikipedia.org/wiki/Ciclo_de_instrucci%C3%B3n
• http://www.retrowip.com/2008/07/08/el-ciclo-de-instruccion/
• http://orgaproyect.galeon.com/6uc/CONTENTS/6uc-ciclos.pdf
• http://www.udec.cl/~johperez
• http://www.google.com.mx/url?sa=t&rct=j&q=&esrc=s&source=we
b&cd=7&ved=0CE4QFjAG&url=http%3A%2F%2Fwww2.udec.cl%2F~
johperez%2Far-
sc%2Ftrabajo1%2Fdocumentos%2Finforme1.ppt&ei=CZ5rUM7-
BOni2QW95YH4Aw&usg=AFQjCNFfaJAC-
elyQFmGHWZqUBaSmU_tPA&sig2=8k7lpXp9V-
idSxtYCJ_SPw&cad=rja

Más contenido relacionado

La actualidad más candente

Introducción a la arquitectura de computadores
Introducción a la arquitectura de computadoresIntroducción a la arquitectura de computadores
Introducción a la arquitectura de computadoresJohn Espinoza
 
Memorias semiconductoras
Memorias semiconductorasMemorias semiconductoras
Memorias semiconductoras
Marita Valderrama
 
Transiciones de Procesos
Transiciones de ProcesosTransiciones de Procesos
Transiciones de Procesossueich
 
ARQUITECTURA DE UN MICROPROCESADOR
ARQUITECTURA DE UN MICROPROCESADORARQUITECTURA DE UN MICROPROCESADOR
ARQUITECTURA DE UN MICROPROCESADOR
RAFAEL HONORES VERA
 
Entrada y Salida
Entrada y SalidaEntrada y Salida
Entrada y Salida
Edén Navarrete
 
1.2. El procesador y sus registros internos
1.2. El procesador y sus registros internos1.2. El procesador y sus registros internos
Interrupciones del microprocesador
Interrupciones del microprocesadorInterrupciones del microprocesador
Interrupciones del microprocesadorJorge Luis Tinoco
 
Estructura de lenguaje ensamblador
Estructura de lenguaje ensambladorEstructura de lenguaje ensamblador
Estructura de lenguaje ensamblador
Eustakiu Padilla
 
Tópicos Avanzados de Programación - Unidad 3 programacion concurrente
Tópicos Avanzados de Programación - Unidad 3 programacion concurrenteTópicos Avanzados de Programación - Unidad 3 programacion concurrente
Tópicos Avanzados de Programación - Unidad 3 programacion concurrente
José Antonio Sandoval Acosta
 
Unidad aritmetico logica ALU
Unidad aritmetico logica ALUUnidad aritmetico logica ALU
Unidad aritmetico logica ALU
Astrid Ximena Hernandez Piedrahita
 
Lenguaje ensamblador
Lenguaje ensambladorLenguaje ensamblador
Lenguaje ensamblador
jimmy Apanu Inoach
 
Buses
BusesBuses
Buses
aldaiyaz
 
Ensayo ciclo De Instrucción
Ensayo ciclo De InstrucciónEnsayo ciclo De Instrucción
Ensayo ciclo De Instrucción
AlejandraViveros14
 
control de concurrencia
control de concurrenciacontrol de concurrencia
control de concurrencia
Jose Guadalupe Couoh Dzul
 
Fundamentos de Telecomunicaciones Unidad 5 Dispositivos de Comunicación
Fundamentos de TelecomunicacionesUnidad 5 Dispositivos de ComunicaciónFundamentos de TelecomunicacionesUnidad 5 Dispositivos de Comunicación
Fundamentos de Telecomunicaciones Unidad 5 Dispositivos de Comunicación
José Antonio Sandoval Acosta
 
Optimizacion de la busqueda de discos
Optimizacion de la busqueda de discosOptimizacion de la busqueda de discos
Optimizacion de la busqueda de discos
Jazmín Limón
 
Gestión de entrada salida
Gestión de entrada salida Gestión de entrada salida
Gestión de entrada salida
eduardoed5
 
Topicos Avanzados de Programacion - Unidad 4 programacion concurrente
Topicos Avanzados de Programacion - Unidad 4 programacion concurrenteTopicos Avanzados de Programacion - Unidad 4 programacion concurrente
Topicos Avanzados de Programacion - Unidad 4 programacion concurrente
José Antonio Sandoval Acosta
 

La actualidad más candente (20)

Introducción a la arquitectura de computadores
Introducción a la arquitectura de computadoresIntroducción a la arquitectura de computadores
Introducción a la arquitectura de computadores
 
Memorias semiconductoras
Memorias semiconductorasMemorias semiconductoras
Memorias semiconductoras
 
Transiciones de Procesos
Transiciones de ProcesosTransiciones de Procesos
Transiciones de Procesos
 
ARQUITECTURA DE UN MICROPROCESADOR
ARQUITECTURA DE UN MICROPROCESADORARQUITECTURA DE UN MICROPROCESADOR
ARQUITECTURA DE UN MICROPROCESADOR
 
Entrada y Salida
Entrada y SalidaEntrada y Salida
Entrada y Salida
 
Estrategias de busqueda
Estrategias de busquedaEstrategias de busqueda
Estrategias de busqueda
 
Modos de direccionamiento y formatos
Modos de direccionamiento y formatosModos de direccionamiento y formatos
Modos de direccionamiento y formatos
 
1.2. El procesador y sus registros internos
1.2. El procesador y sus registros internos1.2. El procesador y sus registros internos
1.2. El procesador y sus registros internos
 
Interrupciones del microprocesador
Interrupciones del microprocesadorInterrupciones del microprocesador
Interrupciones del microprocesador
 
Estructura de lenguaje ensamblador
Estructura de lenguaje ensambladorEstructura de lenguaje ensamblador
Estructura de lenguaje ensamblador
 
Tópicos Avanzados de Programación - Unidad 3 programacion concurrente
Tópicos Avanzados de Programación - Unidad 3 programacion concurrenteTópicos Avanzados de Programación - Unidad 3 programacion concurrente
Tópicos Avanzados de Programación - Unidad 3 programacion concurrente
 
Unidad aritmetico logica ALU
Unidad aritmetico logica ALUUnidad aritmetico logica ALU
Unidad aritmetico logica ALU
 
Lenguaje ensamblador
Lenguaje ensambladorLenguaje ensamblador
Lenguaje ensamblador
 
Buses
BusesBuses
Buses
 
Ensayo ciclo De Instrucción
Ensayo ciclo De InstrucciónEnsayo ciclo De Instrucción
Ensayo ciclo De Instrucción
 
control de concurrencia
control de concurrenciacontrol de concurrencia
control de concurrencia
 
Fundamentos de Telecomunicaciones Unidad 5 Dispositivos de Comunicación
Fundamentos de TelecomunicacionesUnidad 5 Dispositivos de ComunicaciónFundamentos de TelecomunicacionesUnidad 5 Dispositivos de Comunicación
Fundamentos de Telecomunicaciones Unidad 5 Dispositivos de Comunicación
 
Optimizacion de la busqueda de discos
Optimizacion de la busqueda de discosOptimizacion de la busqueda de discos
Optimizacion de la busqueda de discos
 
Gestión de entrada salida
Gestión de entrada salida Gestión de entrada salida
Gestión de entrada salida
 
Topicos Avanzados de Programacion - Unidad 4 programacion concurrente
Topicos Avanzados de Programacion - Unidad 4 programacion concurrenteTopicos Avanzados de Programacion - Unidad 4 programacion concurrente
Topicos Avanzados de Programacion - Unidad 4 programacion concurrente
 

Similar a Ciclo de instrucciones CPU

El ciclo de instrucciones
El ciclo de instruccionesEl ciclo de instrucciones
El ciclo de instrucciones
Albert Ramos
 
Ensayo de ciclo de instruccion
Ensayo de ciclo de instruccionEnsayo de ciclo de instruccion
Ensayo de ciclo de instruccionGambino Nano
 
Ensayo de ciclo de instruccion
Ensayo de ciclo de instruccionEnsayo de ciclo de instruccion
Ensayo de ciclo de instruccionGambino Nano
 
2.3.1
2.3.12.3.1
SEMANA01a-Arquitectura-de-Computadoras.pptx
SEMANA01a-Arquitectura-de-Computadoras.pptxSEMANA01a-Arquitectura-de-Computadoras.pptx
SEMANA01a-Arquitectura-de-Computadoras.pptx
BRIANJEFFERSONGUILLE
 
Ciclo de instruccion
Ciclo de instruccionCiclo de instruccion
Ciclo de instruccionhordecore
 
Procesadores superescalares
Procesadores superescalaresProcesadores superescalares
Procesadores superescalares
DiskCom - Negocios
 
Ejecuta maider
Ejecuta maiderEjecuta maider
Ejecuta maiderMaider96
 
Ciclo de instruccion ensayo
Ciclo de instruccion ensayoCiclo de instruccion ensayo
Ciclo de instruccion ensayoMarp Aerov
 
T22 ejecutainstruccion iñaki_lazaro
T22 ejecutainstruccion iñaki_lazaroT22 ejecutainstruccion iñaki_lazaro
T22 ejecutainstruccion iñaki_lazaro
laazaroo
 
Arquitectura de Von Neumann
Arquitectura de Von NeumannArquitectura de Von Neumann
Arquitectura de Von Neumann
jaguilar69
 
Ejecuta stephanysanchez
Ejecuta stephanysanchezEjecuta stephanysanchez
Ejecuta stephanysanchezstefisanchez
 
dokumen.tips_arquitectura-de-von-neumann-unidad-de-control-ula-registradores-...
dokumen.tips_arquitectura-de-von-neumann-unidad-de-control-ula-registradores-...dokumen.tips_arquitectura-de-von-neumann-unidad-de-control-ula-registradores-...
dokumen.tips_arquitectura-de-von-neumann-unidad-de-control-ula-registradores-...
CarlitosSalgadoOrtuo1
 
Ejecuciondeinstruccionescomputaciontrabajo 110115214722-phpapp01
Ejecuciondeinstruccionescomputaciontrabajo 110115214722-phpapp01Ejecuciondeinstruccionescomputaciontrabajo 110115214722-phpapp01
Ejecuciondeinstruccionescomputaciontrabajo 110115214722-phpapp01
Josue Lopez
 
Tema 2: Procesadores superescalares.
Tema 2: Procesadores superescalares.Tema 2: Procesadores superescalares.
Tema 2: Procesadores superescalares.
Manuel Fernandez Barcell
 

Similar a Ciclo de instrucciones CPU (20)

El ciclo de instrucciones
El ciclo de instruccionesEl ciclo de instrucciones
El ciclo de instrucciones
 
Ensayo de ciclo de instruccion
Ensayo de ciclo de instruccionEnsayo de ciclo de instruccion
Ensayo de ciclo de instruccion
 
Ensayo de ciclo de instruccion
Ensayo de ciclo de instruccionEnsayo de ciclo de instruccion
Ensayo de ciclo de instruccion
 
2.3.1
2.3.12.3.1
2.3.1
 
SEMANA01a-Arquitectura-de-Computadoras.pptx
SEMANA01a-Arquitectura-de-Computadoras.pptxSEMANA01a-Arquitectura-de-Computadoras.pptx
SEMANA01a-Arquitectura-de-Computadoras.pptx
 
Ciclo de instruccion
Ciclo de instruccionCiclo de instruccion
Ciclo de instruccion
 
Procesadores superescalares
Procesadores superescalaresProcesadores superescalares
Procesadores superescalares
 
Ejecuta maider
Ejecuta maiderEjecuta maider
Ejecuta maider
 
Ciclo de instrucciones
Ciclo de instruccionesCiclo de instrucciones
Ciclo de instrucciones
 
Arquitectura del cpu
Arquitectura del cpuArquitectura del cpu
Arquitectura del cpu
 
Ciclo de instruccion ensayo
Ciclo de instruccion ensayoCiclo de instruccion ensayo
Ciclo de instruccion ensayo
 
T22 ejecutainstruccion iñaki_lazaro
T22 ejecutainstruccion iñaki_lazaroT22 ejecutainstruccion iñaki_lazaro
T22 ejecutainstruccion iñaki_lazaro
 
Arquitectura de Von Neumann
Arquitectura de Von NeumannArquitectura de Von Neumann
Arquitectura de Von Neumann
 
Ejecuta stephanysanchez
Ejecuta stephanysanchezEjecuta stephanysanchez
Ejecuta stephanysanchez
 
dokumen.tips_arquitectura-de-von-neumann-unidad-de-control-ula-registradores-...
dokumen.tips_arquitectura-de-von-neumann-unidad-de-control-ula-registradores-...dokumen.tips_arquitectura-de-von-neumann-unidad-de-control-ula-registradores-...
dokumen.tips_arquitectura-de-von-neumann-unidad-de-control-ula-registradores-...
 
Ejecuciondeinstruccionescomputaciontrabajo 110115214722-phpapp01
Ejecuciondeinstruccionescomputaciontrabajo 110115214722-phpapp01Ejecuciondeinstruccionescomputaciontrabajo 110115214722-phpapp01
Ejecuciondeinstruccionescomputaciontrabajo 110115214722-phpapp01
 
Ejecuta alicia
Ejecuta aliciaEjecuta alicia
Ejecuta alicia
 
Ejecuta miriam
Ejecuta miriamEjecuta miriam
Ejecuta miriam
 
Tema 2: Procesadores superescalares.
Tema 2: Procesadores superescalares.Tema 2: Procesadores superescalares.
Tema 2: Procesadores superescalares.
 
Ciclo de instrucciones
Ciclo de instruccionesCiclo de instrucciones
Ciclo de instrucciones
 

Más de Eduardo Suarez

Cuadro sipnotico tipos de computacion paralela
Cuadro sipnotico tipos de computacion paralelaCuadro sipnotico tipos de computacion paralela
Cuadro sipnotico tipos de computacion paralela
Eduardo Suarez
 
Mapa conceptual computacion paralela
Mapa conceptual   computacion paralelaMapa conceptual   computacion paralela
Mapa conceptual computacion paralelaEduardo Suarez
 
Redes de inteconexion
Redes de inteconexionRedes de inteconexion
Redes de inteconexion
Eduardo Suarez
 
Instalacion prolog
Instalacion prologInstalacion prolog
Instalacion prolog
Eduardo Suarez
 
Propuesta para la administracion de la red inalámbrica en itsdpv mediante la ...
Propuesta para la administracion de la red inalámbrica en itsdpv mediante la ...Propuesta para la administracion de la red inalámbrica en itsdpv mediante la ...
Propuesta para la administracion de la red inalámbrica en itsdpv mediante la ...
Eduardo Suarez
 
Practicas con arduino
Practicas con arduinoPracticas con arduino
Practicas con arduino
Eduardo Suarez
 
Panduit v2-01
Panduit v2-01Panduit v2-01
Panduit v2-01
Eduardo Suarez
 
Direccionamiento
DireccionamientoDireccionamiento
Direccionamiento
Eduardo Suarez
 
Chipset en el mercado
Chipset en el mercadoChipset en el mercado
Chipset en el mercado
Eduardo Suarez
 
Chipset
Chipset Chipset
Chipset
Eduardo Suarez
 
Buses Arquitectura de computadoras
Buses Arquitectura de computadoras Buses Arquitectura de computadoras
Buses Arquitectura de computadoras
Eduardo Suarez
 
Conceptos básicos de la administración del cambio y el d.o
Conceptos básicos de la administración del cambio y el d.oConceptos básicos de la administración del cambio y el d.o
Conceptos básicos de la administración del cambio y el d.o
Eduardo Suarez
 
Mapa mental sistema de negocios autoevaluacion
Mapa mental sistema de negocios autoevaluacionMapa mental sistema de negocios autoevaluacion
Mapa mental sistema de negocios autoevaluacion
Eduardo Suarez
 
Anexos
AnexosAnexos
Biotecnologia
BiotecnologiaBiotecnologia
Biotecnologia
Eduardo Suarez
 

Más de Eduardo Suarez (15)

Cuadro sipnotico tipos de computacion paralela
Cuadro sipnotico tipos de computacion paralelaCuadro sipnotico tipos de computacion paralela
Cuadro sipnotico tipos de computacion paralela
 
Mapa conceptual computacion paralela
Mapa conceptual   computacion paralelaMapa conceptual   computacion paralela
Mapa conceptual computacion paralela
 
Redes de inteconexion
Redes de inteconexionRedes de inteconexion
Redes de inteconexion
 
Instalacion prolog
Instalacion prologInstalacion prolog
Instalacion prolog
 
Propuesta para la administracion de la red inalámbrica en itsdpv mediante la ...
Propuesta para la administracion de la red inalámbrica en itsdpv mediante la ...Propuesta para la administracion de la red inalámbrica en itsdpv mediante la ...
Propuesta para la administracion de la red inalámbrica en itsdpv mediante la ...
 
Practicas con arduino
Practicas con arduinoPracticas con arduino
Practicas con arduino
 
Panduit v2-01
Panduit v2-01Panduit v2-01
Panduit v2-01
 
Direccionamiento
DireccionamientoDireccionamiento
Direccionamiento
 
Chipset en el mercado
Chipset en el mercadoChipset en el mercado
Chipset en el mercado
 
Chipset
Chipset Chipset
Chipset
 
Buses Arquitectura de computadoras
Buses Arquitectura de computadoras Buses Arquitectura de computadoras
Buses Arquitectura de computadoras
 
Conceptos básicos de la administración del cambio y el d.o
Conceptos básicos de la administración del cambio y el d.oConceptos básicos de la administración del cambio y el d.o
Conceptos básicos de la administración del cambio y el d.o
 
Mapa mental sistema de negocios autoevaluacion
Mapa mental sistema de negocios autoevaluacionMapa mental sistema de negocios autoevaluacion
Mapa mental sistema de negocios autoevaluacion
 
Anexos
AnexosAnexos
Anexos
 
Biotecnologia
BiotecnologiaBiotecnologia
Biotecnologia
 

Último

FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdfFORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
El Fortí
 
Testimonio Paco Z PATRONATO_Valencia_24.pdf
Testimonio Paco Z PATRONATO_Valencia_24.pdfTestimonio Paco Z PATRONATO_Valencia_24.pdf
Testimonio Paco Z PATRONATO_Valencia_24.pdf
Txema Gs
 
CLASE N.1 ANÁLISIS ADMINISTRATIVO EMPRESARIAL presentación.pptx
CLASE N.1 ANÁLISIS ADMINISTRATIVO EMPRESARIAL presentación.pptxCLASE N.1 ANÁLISIS ADMINISTRATIVO EMPRESARIAL presentación.pptx
CLASE N.1 ANÁLISIS ADMINISTRATIVO EMPRESARIAL presentación.pptx
LilianaRivera778668
 
Introducción a la ciencia de datos con power BI
Introducción a la ciencia de datos con power BIIntroducción a la ciencia de datos con power BI
Introducción a la ciencia de datos con power BI
arleyo2006
 
Mapa_Conceptual de los fundamentos de la evaluación educativa
Mapa_Conceptual de los fundamentos de la evaluación educativaMapa_Conceptual de los fundamentos de la evaluación educativa
Mapa_Conceptual de los fundamentos de la evaluación educativa
TatianaVanessaAltami
 
Fase 3; Estudio de la Geometría Analítica
Fase 3; Estudio de la Geometría AnalíticaFase 3; Estudio de la Geometría Analítica
Fase 3; Estudio de la Geometría Analítica
YasneidyGonzalez
 
Sesión: El fundamento del gobierno de Dios.pdf
Sesión: El fundamento del gobierno de Dios.pdfSesión: El fundamento del gobierno de Dios.pdf
Sesión: El fundamento del gobierno de Dios.pdf
https://gramadal.wordpress.com/
 
PRESENTACION DE LA SEMANA NUMERO 8 EN APLICACIONES DE INTERNET
PRESENTACION DE LA SEMANA NUMERO 8 EN APLICACIONES DE INTERNETPRESENTACION DE LA SEMANA NUMERO 8 EN APLICACIONES DE INTERNET
PRESENTACION DE LA SEMANA NUMERO 8 EN APLICACIONES DE INTERNET
CESAR MIJAEL ESPINOZA SALAZAR
 
ACERTIJO DE CARRERA OLÍMPICA DE SUMA DE LABERINTOS. Por JAVIER SOLIS NOYOLA
ACERTIJO DE CARRERA OLÍMPICA DE SUMA DE LABERINTOS. Por JAVIER SOLIS NOYOLAACERTIJO DE CARRERA OLÍMPICA DE SUMA DE LABERINTOS. Por JAVIER SOLIS NOYOLA
ACERTIJO DE CARRERA OLÍMPICA DE SUMA DE LABERINTOS. Por JAVIER SOLIS NOYOLA
JAVIER SOLIS NOYOLA
 
T3-Instrumento de evaluacion_Planificación Analìtica_Actividad con IA.pdf
T3-Instrumento de evaluacion_Planificación Analìtica_Actividad con IA.pdfT3-Instrumento de evaluacion_Planificación Analìtica_Actividad con IA.pdf
T3-Instrumento de evaluacion_Planificación Analìtica_Actividad con IA.pdf
eliecerespinosa
 
Junio 2024 Fotocopiables Ediba actividades
Junio 2024 Fotocopiables Ediba actividadesJunio 2024 Fotocopiables Ediba actividades
Junio 2024 Fotocopiables Ediba actividades
cintiat3400
 
Semana #10-PM3 del 27 al 31 de mayo.pptx
Semana #10-PM3 del 27 al 31 de mayo.pptxSemana #10-PM3 del 27 al 31 de mayo.pptx
Semana #10-PM3 del 27 al 31 de mayo.pptx
LorenaCovarrubias12
 
SESION ORDENAMOS NÚMEROS EN FORMA ASCENDENTE Y DESCENDENTE 20 DE MAYO.docx
SESION ORDENAMOS NÚMEROS EN FORMA ASCENDENTE Y DESCENDENTE 20 DE MAYO.docxSESION ORDENAMOS NÚMEROS EN FORMA ASCENDENTE Y DESCENDENTE 20 DE MAYO.docx
SESION ORDENAMOS NÚMEROS EN FORMA ASCENDENTE Y DESCENDENTE 20 DE MAYO.docx
QuispeJimenezDyuy
 
INFORME MINEDU DEL PRIMER SIMULACRO 2024.pdf
INFORME MINEDU DEL PRIMER SIMULACRO 2024.pdfINFORME MINEDU DEL PRIMER SIMULACRO 2024.pdf
INFORME MINEDU DEL PRIMER SIMULACRO 2024.pdf
Alejandrogarciapanta
 
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIACONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
BetzabePecheSalcedo1
 
Fase 1, Lenguaje algebraico y pensamiento funcional
Fase 1, Lenguaje algebraico y pensamiento funcionalFase 1, Lenguaje algebraico y pensamiento funcional
Fase 1, Lenguaje algebraico y pensamiento funcional
YasneidyGonzalez
 
Un libro sin recetas, para la maestra y el maestro Fase 3.pdf
Un libro sin recetas, para la maestra y el maestro Fase 3.pdfUn libro sin recetas, para la maestra y el maestro Fase 3.pdf
Un libro sin recetas, para la maestra y el maestro Fase 3.pdf
sandradianelly
 
Educar por Competencias GS2 Ccesa007.pdf
Educar por Competencias GS2 Ccesa007.pdfEducar por Competencias GS2 Ccesa007.pdf
Educar por Competencias GS2 Ccesa007.pdf
Demetrio Ccesa Rayme
 
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
JAVIER SOLIS NOYOLA
 
Semana 10-TSM-del 27 al 31 de mayo 2024.pptx
Semana 10-TSM-del 27 al 31 de mayo 2024.pptxSemana 10-TSM-del 27 al 31 de mayo 2024.pptx
Semana 10-TSM-del 27 al 31 de mayo 2024.pptx
LorenaCovarrubias12
 

Último (20)

FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdfFORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
 
Testimonio Paco Z PATRONATO_Valencia_24.pdf
Testimonio Paco Z PATRONATO_Valencia_24.pdfTestimonio Paco Z PATRONATO_Valencia_24.pdf
Testimonio Paco Z PATRONATO_Valencia_24.pdf
 
CLASE N.1 ANÁLISIS ADMINISTRATIVO EMPRESARIAL presentación.pptx
CLASE N.1 ANÁLISIS ADMINISTRATIVO EMPRESARIAL presentación.pptxCLASE N.1 ANÁLISIS ADMINISTRATIVO EMPRESARIAL presentación.pptx
CLASE N.1 ANÁLISIS ADMINISTRATIVO EMPRESARIAL presentación.pptx
 
Introducción a la ciencia de datos con power BI
Introducción a la ciencia de datos con power BIIntroducción a la ciencia de datos con power BI
Introducción a la ciencia de datos con power BI
 
Mapa_Conceptual de los fundamentos de la evaluación educativa
Mapa_Conceptual de los fundamentos de la evaluación educativaMapa_Conceptual de los fundamentos de la evaluación educativa
Mapa_Conceptual de los fundamentos de la evaluación educativa
 
Fase 3; Estudio de la Geometría Analítica
Fase 3; Estudio de la Geometría AnalíticaFase 3; Estudio de la Geometría Analítica
Fase 3; Estudio de la Geometría Analítica
 
Sesión: El fundamento del gobierno de Dios.pdf
Sesión: El fundamento del gobierno de Dios.pdfSesión: El fundamento del gobierno de Dios.pdf
Sesión: El fundamento del gobierno de Dios.pdf
 
PRESENTACION DE LA SEMANA NUMERO 8 EN APLICACIONES DE INTERNET
PRESENTACION DE LA SEMANA NUMERO 8 EN APLICACIONES DE INTERNETPRESENTACION DE LA SEMANA NUMERO 8 EN APLICACIONES DE INTERNET
PRESENTACION DE LA SEMANA NUMERO 8 EN APLICACIONES DE INTERNET
 
ACERTIJO DE CARRERA OLÍMPICA DE SUMA DE LABERINTOS. Por JAVIER SOLIS NOYOLA
ACERTIJO DE CARRERA OLÍMPICA DE SUMA DE LABERINTOS. Por JAVIER SOLIS NOYOLAACERTIJO DE CARRERA OLÍMPICA DE SUMA DE LABERINTOS. Por JAVIER SOLIS NOYOLA
ACERTIJO DE CARRERA OLÍMPICA DE SUMA DE LABERINTOS. Por JAVIER SOLIS NOYOLA
 
T3-Instrumento de evaluacion_Planificación Analìtica_Actividad con IA.pdf
T3-Instrumento de evaluacion_Planificación Analìtica_Actividad con IA.pdfT3-Instrumento de evaluacion_Planificación Analìtica_Actividad con IA.pdf
T3-Instrumento de evaluacion_Planificación Analìtica_Actividad con IA.pdf
 
Junio 2024 Fotocopiables Ediba actividades
Junio 2024 Fotocopiables Ediba actividadesJunio 2024 Fotocopiables Ediba actividades
Junio 2024 Fotocopiables Ediba actividades
 
Semana #10-PM3 del 27 al 31 de mayo.pptx
Semana #10-PM3 del 27 al 31 de mayo.pptxSemana #10-PM3 del 27 al 31 de mayo.pptx
Semana #10-PM3 del 27 al 31 de mayo.pptx
 
SESION ORDENAMOS NÚMEROS EN FORMA ASCENDENTE Y DESCENDENTE 20 DE MAYO.docx
SESION ORDENAMOS NÚMEROS EN FORMA ASCENDENTE Y DESCENDENTE 20 DE MAYO.docxSESION ORDENAMOS NÚMEROS EN FORMA ASCENDENTE Y DESCENDENTE 20 DE MAYO.docx
SESION ORDENAMOS NÚMEROS EN FORMA ASCENDENTE Y DESCENDENTE 20 DE MAYO.docx
 
INFORME MINEDU DEL PRIMER SIMULACRO 2024.pdf
INFORME MINEDU DEL PRIMER SIMULACRO 2024.pdfINFORME MINEDU DEL PRIMER SIMULACRO 2024.pdf
INFORME MINEDU DEL PRIMER SIMULACRO 2024.pdf
 
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIACONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
 
Fase 1, Lenguaje algebraico y pensamiento funcional
Fase 1, Lenguaje algebraico y pensamiento funcionalFase 1, Lenguaje algebraico y pensamiento funcional
Fase 1, Lenguaje algebraico y pensamiento funcional
 
Un libro sin recetas, para la maestra y el maestro Fase 3.pdf
Un libro sin recetas, para la maestra y el maestro Fase 3.pdfUn libro sin recetas, para la maestra y el maestro Fase 3.pdf
Un libro sin recetas, para la maestra y el maestro Fase 3.pdf
 
Educar por Competencias GS2 Ccesa007.pdf
Educar por Competencias GS2 Ccesa007.pdfEducar por Competencias GS2 Ccesa007.pdf
Educar por Competencias GS2 Ccesa007.pdf
 
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
 
Semana 10-TSM-del 27 al 31 de mayo 2024.pptx
Semana 10-TSM-del 27 al 31 de mayo 2024.pptxSemana 10-TSM-del 27 al 31 de mayo 2024.pptx
Semana 10-TSM-del 27 al 31 de mayo 2024.pptx
 

Ciclo de instrucciones CPU

  • 1.
  • 2. • Un ciclo de instrucción (también llamado ciclo de fetch-and-execute o ciclo de fetch-decode-execute en inglés) es el período que tarda la unidad central de proceso (CPU) en ejecutar una instrucción de lenguaje máquina. • En este Ciclo, se encuentran los dos pasos denominados Ciclo de lectura (fetch) y Ciclo de ejecución (execution).
  • 3. Las etapas del ciclo de instrucción son: • IF (búsqueda) • ID (decodificación) • EX (ejecución en el operador multiciclo) • WB (escritura en el bus común de datos).
  • 4. • Se vuelca el valor del contador de programa sobre el bus de direcciones. Entonces la CPU pasa la instrucción de la memoria principal a través del bus de datos, al Registro de Datos de Memoria(MDR). A continuación el valor del MDR es colocado en el Registro de Instrucción Actual (CIR), un circuito que guarda la instrucción temporalmente de manera que pueda ser decodificada y ejecutada.
  • 5. • El decodificador de instrucción interpreta e implementa la instrucción. El procesador decodifica éste para saber de qué instrucción se trata y obtiene los parámetros de la memoria (si los tuviera). • El registro de instrucción (IR) mantiene la instrucción en curso mientras el contador de programa (PC, program counter) guarda la dirección de memoria de la siguiente instrucción a ser ejecutada.
  • 6. • Llegado a este paso, el procesador ya sabe de qué instrucción se trata y los parámetros que necesita, luego simplemente la ejecuta de la forma apropiada. • Al finalizar este paso finaliza una iteración del ciclo de instrucción, volveremos ala búsqueda de la siguiente instrucción y así sucesivamente
  • 7. • Llegado a este paso, el procesador ya sabe de qué instrucción se trata y los parámetros que necesita, luego simplemente la ejecuta de la forma apropiada. • Al finalizar este paso finaliza una iteración del ciclo de instrucción, volveremos ala búsqueda de la siguiente instrucción y así sucesivamente
  • 8. • Este ciclo se puede resumir en la figura. • Cuando están involucrados más de un operando cada uno de ellos requiere un acceso. • Se debe realizar un tratamiento especial cuando hay direccionamiento indirecto
  • 9. • Instrucciones utilizan los recursos distintos en distintas etapas de la ejecución, entonces se ejecutan múltiples instrucciones simultáneamente siempre y cuando TODAS se encuentren en distintas etapas de ejecución. • ¿Por qué a la segmentación se le llama Pipelining? – Porque al igual que en una tubería, se aceptan entradas nuevas en un extremo antes de que las anteriores sean salidas en el otro extremo.
  • 10. • Lavandería Secuencial – Recibir Cargas – Lavar Carga i – Secar Carga i – Planchar Carga i Las máquinas quedan desocupadas en algunos ciclos Total (4 cargas): 6 horas.
  • 11. • Lavandería Segmentada – Recibir Cargas – Lavar Carga i – Secar Carga i y lavar Carga i+1 – Planchar Carga i, secar Carga i+1 y lavar Carga i+2 Total (4 cargas): 3.5 horas
  • 12. • http://es.wikipedia.org/wiki/Ciclo_de_instrucci%C3%B3n • http://www.retrowip.com/2008/07/08/el-ciclo-de-instruccion/ • http://orgaproyect.galeon.com/6uc/CONTENTS/6uc-ciclos.pdf • http://www.udec.cl/~johperez • http://www.google.com.mx/url?sa=t&rct=j&q=&esrc=s&source=we b&cd=7&ved=0CE4QFjAG&url=http%3A%2F%2Fwww2.udec.cl%2F~ johperez%2Far- sc%2Ftrabajo1%2Fdocumentos%2Finforme1.ppt&ei=CZ5rUM7- BOni2QW95YH4Aw&usg=AFQjCNFfaJAC- elyQFmGHWZqUBaSmU_tPA&sig2=8k7lpXp9V- idSxtYCJ_SPw&cad=rja