Este documento describe el diseño de un modulador Sigma-Delta en tiempo continuo para ser utilizado en un sintetizador de frecuencia fraccionaria para el estándar DVB-SH. El objetivo es diseñar un modulador capaz de trabajar a una frecuencia de muestreo de 40MHz utilizando la tecnología UMC de 90nm. Se explica la metodología de diseño basada en la respuesta invariante al impulso, incluyendo el cálculo de los coeficientes de la función de transferencia de ruido y la selección de una arquitect

1. Diseño de un modulador Sigma-Delta en
Tiempo Continuo para un PLL N-Fraccional en
Tecnología UMC 90nm
Autor: Enara Ortega García Tutor: Francisco Javier del Pino Suárez
EITE Ingeniería Electrónica Cotutor: Jesús Rubén Pulido Medina
ULPGC Noviembre de 2012
Proyecto Fin de Carrera
1

2. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
2

3. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
3

4. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
4

5. Introducción
5

6. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
6

7. Estándar DVB-SH
7

8. Estándar DVB-SH
8

9. Estándar DVB-SH
DIVISIÓN DE CANALES
ANCHO DE BANDA NÚMERO DE CANALES
1,7 MHz 30/1,7= 17,65
5 MHz 30/5=6
6 MHz 30/6=5
7 MHz 30/7=4,28
8 MHz 30/8=5
9

10. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
10

11. Sintetizadores de Frecuencia
SINTETIZADOR DE FRECUENCIA FRACCIONAL
CON MODULADOR SIGMA-DELTA
11

12. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
12

13. Objetivos
• Diseño de un modulador Sigma-Delta para ser
empleado en un sintetizador de frecuencia para DVB-SH
• Dicho modulador deberá ser capaz de trabajar con
una frecuencia de muestreo de 40MHz.
MODULADOR SIGMA-DELTA EN
TIEMPO CONTINUO
• Realización de dicho modulador en la tecnología 90nm
de UMC
13

14. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
14

15. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
15

16. Introducción a la modulación Sigma-Delta
Modulador Sigma-Delta de
Primer Orden
• Sobremuestreo
• Conformado espectral del ruido de cuantificación
16

17. Introducción a la modulación Sigma-Delta
•Sobremuestreo ¡¡ Disminución del
ruido de
cuantificación !!
•Conformado espectral del ruido
17

18. Introducción a la modulación Sigma-Delta
Modulador Sigma-Delta lineal
Retardo de la Filtro Paso Alto
señal
18

19. Introducción a la modulación Sigma-Delta
19

20. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
20

21. Modulador Sigma-Delta en Tiempo Discreto
H (z) 1
Y (z)  U (z)  E ( z )  STF ( z )U ( z )  NTF ( z ) E ( z )
1  H (z) 1  H (z)
FUNCIÓN DE TRANSFERENCIA FUNCIÓN DE TRANSFERENCIA
PARA LA SEÑAL PARA EL RUIDO
21

22. Modulador Sigma-Delta en Tiempo Continuo
Implementación del filtro con
circuitos en tiempo continuo:
• Circuitos LC • Aumentar la frecuencia
de muestreo
• Integradores gm-C
• Integradores basados en
Amplificadores Operacionales
22

23. ΣΔ en Tiempo Continuo vs. ΣΔ en Tiempo Discreto
SIGMA DELTA EN TIEMPO CONTINUO
VENTAJAS:
• Aumento de la frecuencia de muestreo
• Eliminación de glitches
• No necesitan filtro antialiasing
DESVENTAJAS
• Mayor influencia de jitter de la señal de reloj
• Problema del retardo de bucle en exceso (ELD)
23

24. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
24

25. Metodología de Diseño para un modulador ΣΔ
DISEÑO DE LA NTF
25

26. Diseño de un modulador ΣΔ en Tiempo Continuo
DISEÑO TOTALMENTE EN EL DOMINIO ANALÓGICO
DISEÑO BASADO EN LA RESPUESTA INVARIANTE AL IMPULSO
26

27. Diseño totalmente en el Dominio Analógico
ADS, DESIGN
FILTER
Fp=20KHz
Fs=35KHz
Frecuencia de la señal de
entrada = 2’3KHz
27

28. Diseño totalmente en el Dominio Analógico
PROBLEMAS
• Tiempo de simulación muy
elevado
No podemos hacer un
•
estudio óptimo del sistema
28

29. Respuesta Invariante al impulso
MODULADORΣΔ EN TIEMPO CONTINUO MODULADORΣΔ EN TIEMPO DISCRETO
29

30. Respuesta Invariante al impulso
Pasos a seguir
• Diseñar NTF(z)
• Calcular H(z)
• Seleccionar el tipo de pulso del DAC y calcular H(s)
• Seleccionar una arquitectura
• Simular
30

31. Arquitecturas de Implementación
• CIFB (Integradores en cascada con realimentaciones)
• CIFF (Integradores en cascada con prealimentaciones)
• CRFB (Resonadores en cascada con realimentaciones)
• CRFF (Resonadores en cascada con prealimentaciones)
31

32. Arquitecturas de Implementación
• CIFB (Integradores en cascada con realimentaciones)
• CIFF (Integradores en cascada con prealimentaciones)
• CRFB (Resonadores en cascada con realimentaciones)
• CRFF (Resonadores en cascada con prealimentaciones)
32

33. Arquitecturas de Implementación
• CIFB (Integradores en cascada con realimentaciones)
• CIFF (Integradores en cascada con prealimentaciones)
• CRFB (Resonadores en cascada con realimentaciones)
• CRFF (Resonadores en cascada con prealimentaciones)
33

34. Arquitecturas de Implementación
• CIFB (Integradores en cascada con realimentaciones)
• CIFF (Integradores en cascada con prealimentaciones)
• CRFB (Resonadores en cascada con realimentaciones)
• CRFF (Resonadores en cascada con prealimentaciones)
34

35. Arquitecturas de Implementación
• CIFB (Integradores en cascada con realimentaciones)
• CIFF (Integradores en cascada con prealimentaciones)
• CRFB (Resonadores en cascada con realimentaciones)
• CRFF (Resonadores en cascada con prealimentaciones)
35

36. Ejemplo
Cálculo de la NTF: synthesizeNTF
Ancho de Relación de Orden Frecuencia de
Banda (BW) sobremuestreo (OSR) muestreo (Fs)
100 KHz 100 4 20MHz
36

37. Ejemplo
Arquitectura elegida
37

38. Ejemplo
Cálculo de los coeficientes: realizeNTF
a1 a2 a3 a4 g1 g2
0,5556 0,2499 0,0524 0,0061 7,13e-6 4,57e-5
Sustituir integradores discretos por su equivalente en continuo:
38

39. Ejemplo
Simulación
39

40. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
40

41. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
41

42. Diseño de los bloques que componen un modulador ΣΔ
42

43. Diseño de los bloques que componen un modulador ΣΔ
43

44. Diseño de los bloques que componen un modulador ΣΔ
44

45. Diseño de los bloques que componen un modulador ΣΔ
45

46. Diseño de los bloques que componen un modulador ΣΔ
Filtro biquad
46

47. Diseño de los bloques que componen un modulador ΣΔ
47

48. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
48

49. Metodología gm/ID
• Reducción de las dimensiones de los transistores 
Disminución de las tensiones de alimentación
• Desarrollo de metodologías basadas modelos de
transistores que modelen todos sus regiones de
operación: EKV, BSIM, …
• Metodología gm/ID ofrece un método sencillo para el
cálculo de las dimensiones de los transistores.
49

50. El transistor MOS
50

51. El transistor MOS
Región de Corte Región lineal
Región de Saturación
51

52. El transistor MOS
52

53. Metodología gm/ID
• Explota la relación entre la transconductancia y la corriente
de drenador (gm/ID)
• Tanto la transconductancia como la corriente de drenador
varían con el ancho de puerta y, por lo tanto, la relación gm/ID
no dependerá del mismo
• Además, la corriente normalizada ID/(W/L) también es
independiente del tamaño del mismo
53

54. Metodología gm/ID
• Conociendo la relación gm/ID de un transistor cuya longitud y ancho
de puerta son conocidos podremos calcular la corriente de drenador:
*
 gm  g gm

I   m  ID 
 *
 D  ID  gm 

I  
 D
• Conociendo la corriente de drenador podemos calcular la relación
W/L:
ID I D 
*
 W W  ID
*
W  W *  
L L L  L  I D *
 
54

55. Metodología gm/ID
Curva gm/ID vs. ID/(W/L)
NMOS PMOS
55

56. Metodología gm/ID
56

57. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
57

58. Diseño del Amplificador Operacional (OTA)
58

59. Diseño del Amplificador Operacional (OTA)
59

60. Diseño del Amplificador Operacional (OTA)
60

61. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
61

62. Diseño del Comparador
MEJORA LA SENSIBILIDAD
62

63. Diseño del Comparador
Preamplificador
VDD
M3 M5 M6 M4
• Amplio ancho de banda
para conseguir grandes
velocidades
V-
V+ M2
M1
1uA
63

64. Diseño del Comparador
Preamplificador
Consumo~1,2uW
64

65. Diseño del Comparador
Latch-Comparator
• Fase de Reset (CLk=0)
• M5 apagado
• M7, M3, M4 Y M6 resetean los
nodos de salida a VDD.
• Fase de Set (CLk=1)
• Una salida estará a VDD y la
otra a 0 según la tensión del par
diferencial de entrada
65

66. Diseño del Comparador
Latch-Comparator
Ruido Kickback
¡¡ Degrada la precisión
del comparador !!
66

67. Diseño del Comparador
Latch-Comparator
VDD
CLK
VDD CLK CLK
M7 M3 M4 M6
M3 M5 M6 M4
M8 M9
CLK
CLK
M1 M2 M1 M2
CLK
M5
CLK
67

68. Diseño del Comparador
Latch-Comparator
VDD
CLK
VDD CLK CLK
M7 M3 M4 M6
M3 M5 M6 M4
M8 M9
CLK
CLK
M1 M2 M1 M2
CLK
M5
CLK
68

69. Diseño del Comparador
69

70. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
70

71. Simulación de los moduladores ΣΔ
INTEGRADORES FILTRO BIQUAD
SNR=18dB SNR=21dB
Potencia disipada=1,84mW Potencia disipada=636uW
71

72. Layout del modulador ΣΔ
Área=392x794μm2
72

73. Layout del modulador ΣΔ
SNR=18dB
73

74. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
74

75. Problemas de estabilidad
INTEGRADORES IDEALES
40
20
0 Pero en la realidad no tenemos
-20
integradores ideales, éstos
tendrán un rango de entrada y
Magnitud(dB)
-40
una excursión de salida
-60 limitados
-80
-100 SNR=74.806943
-120
2 3 4 5 6 7
10 10 10 10 10 10
Frecuencia 75

76. Problemas de estabilidad
INTEGRADORES LIMITADOS
40
20
0
-20 Tenemos los mismos armónicos
-40 que en las simulaciones a nivel
Magnitud(dB)
-60
de circuitos
-80
-100 SNR=18.222663
-120
-140
-160
2 3 4 5 6 7
10 10 10 10 10 10
Frecuencia 76

77. Escalado de los coeficientes
• El método seguido para calcular los coeficientes, fija todas las ganancias de
los integradores a 1 y no tiene en cuenta el nivel de la señal de salida de cada
integrador.
• Debemos emplear un método de escalado de estos coeficientes de forma que
no saturemos los circuitos de nuestro modulador y, además, preservemos la
NTF.
77

78. Escalado de los coeficientes
40
20
0
-20
Magnitud(dB)
-40
-60
-80
-100 SNR=74.039849
-120 2 3 4 5 6 7
10 10 10 10 10 10
Frecuencia
Comprobamos el resultado de escalar los coeficientes en el modulador
diseñado a nivel de circuitos
78

79. Escalado de los coeficientes
Los armónicos
prácticamente han
desaparecido
SNR=42dB
79

80. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
80

81. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
81

82. Conclusiones
• Se ha diseñado un modulador de orden 2 que cumple con las
especificaciones pedidas para ser empleado en un sintetizador
de frecuencia para el estándar DVB-SH.
• Para el diseño de los circuitos que componen el mismo se ha
seguido una metodología que nos permitirá conseguir unas
buenas prestaciones con un bajo consumo.
• Además, nos hemos dado cuenta del problema de estabilidad
de los moduladores en cuanto a la saturación de los circuitos
que implementan el mismo. Y, hemos estudiado una
metodología para su solución.
82

83. Trabajos futuros
• Como líneas futuras de este proyecto, se podría integrar el
modulador diseñado en el sintetizador de frecuencias para
comprobar su funcionamiento.
• Podría llevarse a cabo moduladores con prestaciones más
altas para poder ser empleados en circuitos con unas
restricciones más exigentes. Como puede ser, pasar a circuito
el modulador diseñado a nivel de bloques de orden 4, el cual
posee prealimentaciones y consumirá menos que si el mismo
fuera realizado con realimentaciones.
• Además, podría estudiarse el problema de retardo de bucle
en exceso (ELD) e intentar compensarlo para, de esta forma,
elevar la SNR.
83

84. • Estructura del Proyecto
 Introducción
 Estándar DVB-SH
Bloque 1
 Sintetizadores de frecuencia
 Objetivos
 Introducción a la modulación Sigma-Delta
Bloque 2  Moduladores Sigma-Delta en Tiempo Continuo
 Metodología de diseño
 Diseño de los bloques que componen el modulador
 Metodología gm/ID
 Diseño del OTA
Bloque 3
 Diseño del comparador
 Simulación del modulador Sigma-Delta
 Solución de los problemas de estabilidad
 Conclusiones
Bloque 4
 Presupuesto
84

85. Presupuesto
85

86. Diseño de un modulador Sigma-Delta en
Tiempo Continuo para un PLL N-Fraccional en
Tecnología UMC 90nm
Autor: Enara Ortega García Tutor: Francisco Javier del Pino Suárez
EITE Ingeniería Electrónica Cotutor: Jesús Rubén Pulido Medina
ULPGC Noviembre de 2012
Proyecto Fin de Carrera
86