Este documento describe el diseño e implementación física de un cabezal de recepción para el estándar IEEE 802.15.4 en tecnología CMOS de 0.18 μm. Se presenta la arquitectura del cabezal de recepción basada en Low-IF, que incluye un amplificador de bajo ruido, un mezclador y dos amplificadores de transimpedancia. Se detalla el proceso de diseño a nivel de layout de cada bloque y del cabezal completo en Cadence. Finalmente, se muestran los resultados de simulación para
Presentación del Trabajo Fin de Grado de Guillermo Ojeda, titulado Diseño de un Cabezal de Recepción para el estándar IEEE 802.15.4 en tecnología CMOS de 65 nm. Defendido el mes de julio de 2017 con mención en matrícula de honor.
Presentación del Trabajo Fin de Grado de Guillermo Ojeda, titulado Diseño de un Cabezal de Recepción para el estándar IEEE 802.15.4 en tecnología CMOS de 65 nm. Defendido el mes de julio de 2017 con mención en matrícula de honor.
Caracterización y simulación de un receptor inalámbrico a 915 MHzRFIC-IUMA
En el presente proyecto se ha realizado un análisis completo de un receptor inalámbrico a 915 MHz.
Para su elaboración, se ha tenido que repasar los parámetros característicos de RF. Dicho análisis se ha centrado en el estudio de la ganancia, del ruido (donde se ha diferenciado entre el ruido Térmico, el ruido Shot y el ruido Flicker, así como el generado por los componentes de los circuitos integrados de RF) y la figura de ruido, del Punto de Intercepción de Tercer Orden, y del coeficiente de onda estacionario, ya que son los parámetros más importantes de un receptor de RF.
Otro análisis que se ha realizado es el de la instrumentación a utilizar. Consta principalmente de un analizador de RF, un analizador de espectros, y de otros elementos tales como una fuente de ruido y de un generador de señales.
Una vez analizada la estructura del receptor, elegidos y comprados los componentes, se han realizado simulaciones con ADS y se han caracterizado en el laboratorio mediante medidas, cada componente por separado. Acto seguido se ha comparado los resultados de los dos análisis.
A continuación se ha realizado el análisis del conjunto. El procedimiento ha sido el mismo que en apartado anterior: se ha simulado con ADS y caracterizado en el laboratorio mediante medidas, para posteriormente realizar una comparativa de los resultados.
Série MATRIX
Série ACTIV
Caixas CEMU - Caixas para Moradias Familiares
Acessórios - Mód. TAP do ATI e Coluna Montante CC
Caixas ATE - Armários Telecom. de Edifícios
Caixas Tipo C - Cxs. da Rede Colectiva de Tubagens
Bastidores- ITED - ITUR
Caracterización y simulación de un receptor inalámbrico a 915 MHzRFIC-IUMA
En el presente proyecto se ha realizado un análisis completo de un receptor inalámbrico a 915 MHz.
Para su elaboración, se ha tenido que repasar los parámetros característicos de RF. Dicho análisis se ha centrado en el estudio de la ganancia, del ruido (donde se ha diferenciado entre el ruido Térmico, el ruido Shot y el ruido Flicker, así como el generado por los componentes de los circuitos integrados de RF) y la figura de ruido, del Punto de Intercepción de Tercer Orden, y del coeficiente de onda estacionario, ya que son los parámetros más importantes de un receptor de RF.
Otro análisis que se ha realizado es el de la instrumentación a utilizar. Consta principalmente de un analizador de RF, un analizador de espectros, y de otros elementos tales como una fuente de ruido y de un generador de señales.
Una vez analizada la estructura del receptor, elegidos y comprados los componentes, se han realizado simulaciones con ADS y se han caracterizado en el laboratorio mediante medidas, cada componente por separado. Acto seguido se ha comparado los resultados de los dos análisis.
A continuación se ha realizado el análisis del conjunto. El procedimiento ha sido el mismo que en apartado anterior: se ha simulado con ADS y caracterizado en el laboratorio mediante medidas, para posteriormente realizar una comparativa de los resultados.
Série MATRIX
Série ACTIV
Caixas CEMU - Caixas para Moradias Familiares
Acessórios - Mód. TAP do ATI e Coluna Montante CC
Caixas ATE - Armários Telecom. de Edifícios
Caixas Tipo C - Cxs. da Rede Colectiva de Tubagens
Bastidores- ITED - ITUR
I made this presentation for you , I hope its useful for you all, and I hate Plagiarism please, I also used some slides here but I mentioned all in the last slide :)
Hope you can get benefits from it
Very Large Scale Integration is the technology used now a day everywhere. Diploma as well as degree students can refer this
(For Downloads, send me mail
agarwal.avanish@yahoo.com)
Consideraciones de diseño FET
AL COMENZAR UN DISEÑO NO PREGUNTAMOS:
¿Qué debo conocer antes de diseñar?
•Conocer al elemento activo (JFET, MOSFET,ETC)
•Conocer las propiedades de sus configuraciones (FC, DC y CC)
•Conocer las ventajas y desventajas de sus polarizaciones
¿Qué debo interpretar de las especificaciones de diseño?
•Como debemos tomar la señal de entrada (por tensión o por corriente)
•Como debemos entregar la señal de salida (por tensión o por corriente)
•Como debe ser la proporción entre las mismas (ganancia)
· Conocer las propiedades de sus configuraciones (FC, DC y CC)
Un transistor en Fuente/ Emisor Común: (FC)
- Ganancias altas de tensión y corriente
- Impedancia de entrada moderada-alta
- Impedancia de salida alta
Es la configuración más usada para dar alta ganancia
Un transistor en Drenador/Colector Común: (DC)
- Ganancia de tensión próxima a la unidad (seguidor fuente/emisor)
- Ganancia de corriente alta
- Impedancia de entrada alta
- Impedancia de salida baja
Se usa como adaptador de impedancias.
La electrónica analógica considera y trabaja con valores infinitos.
también podemos decir que la electrónica analógica define campos mas específicos tales como:
* Conducción de semiconductores
* Diodos
* Transistores bipolar
* Amplificadores operacional (I)
* Amplificadores operacional (II)
* Otros sistemas analógicos
Similar a Implementación física y verificación de un cabezal de recepción para el estándar IEEE 802.15.4 en tecnología CMOS 0.18 µm (20)
Presentación del Trabajo Fin de Grado de Guillermo Ojeda, titulado Diseño de un Amplificador Integrado en configuración Doherty en tecnología GaN. Defendido el mes de julio de 2017 con mención en matrícula de honor.
Aletas de Transferencia de Calor o Superficies Extendidas.pdfJuanAlbertoLugoMadri
Se hablara de las aletas de transferencia de calor y superficies extendidas ya que son muy importantes debido a que son estructuras diseñadas para aumentar el calor entre un fluido, un sólido y en qué sitio son utilizados estos materiales en la vida cotidiana
CODIGO DE SEÑALES Y COLORES NTP399 - ANEXO 17 DS 024
Implementación física y verificación de un cabezal de recepción para el estándar IEEE 802.15.4 en tecnología CMOS 0.18 µm
1. Implementación física y verificación de
un cabezal de recepción para el estándar
IEEE 802.15.4 en tecnología CMOS 0.18
µm
TITULACIÓN: MÁSTER EN TECNOLOGÍAS DE TELECOMUNICACIÓN
AUTOR: SERGIO MATEOS ANGULO
TUTORES: DR. D. FRANCISCO JAVIER DEL PINO SUÁREZ
DR. D. SUNIL LALCHAND KHEMCHANDANI
2. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
2
BLOQUE 1
BLOQUE 2
BLOQUE 3
3. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
3
BLOQUE 1
BLOQUE 2
BLOQUE 3
4. Introducción
Redes de sensores
Demanda: Dispositivos de bajo coste y larga vida útil
Propósito: Monitorizar condiciones físicas
Ventajas: Despliegue rápido sin necesidad de largas longitudes de cable, alta flexibilidad
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
4
8. Introducción
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
8
RF
2,4 GHz
Banda
Base
9. Introducción
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
9
RF
2,4 GHz
Banda
Base
10. Introducción
Receptor Cero-IF
Ventajas: Simplicidad, evita el problema de frecuencia imagen, menor coste en área
Desventajas: DC offset, fugas del LO, asimetría I/Q, distorsión de 2º orden, ruido flicker
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
10
11. Introducción
Receptor Low-IF
Ventajas: Simple, se minimizan los problemas de DC offset y ruido flicker
Desventajas: Frecuencia imagen
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
11
12. Introducción
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
12
Low-IF
13. Cabezal de recepción diseñado Low-IF
LNA
TIA
TIA
PGA
PGA
I
Q
Rx
Cabezal de
recepción
Filtro polifásico
Introducción
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
13
14. Introducción
14
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
ComRAD
Diseño de circuitos de comunicaciones para alta radiación
ambiental
TEC2015-71072-C3-1-R (MINECO/FEDER)
15. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
15
BLOQUE 1
BLOQUE 2
BLOQUE 3
16. Objetivos
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
16
Obtener el layout de un cabezal de recepción basado en la arquitectura low-IF para el estándar
IEEE 802.15.4.
Tecnología UMC 0.18 µm
Herramienta de diseño
Simulaciones (Dynamic Link)
17. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
17
BLOQUE 1
BLOQUE 2
BLOQUE 3
18. Amplificador de bajo ruido
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
18
Función: Amplificar y adaptar la
señal de RF entrante aportando el
mínimo ruido
Adaptación a la entrada a 50Ω
Figura de ruido
Ganancia
Linealidad
19. Amplificador de bajo ruido
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
19
Vc
Ld
Cd
Ls
Cex
Lg
M1
M2
CcRFin
Vctr
20. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
20
BLOQUE 1
BLOQUE 2
BLOQUE 3
21. Mezclador
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
21
Función: Desplazar la señal de
RF de entrada a la frecuencia IF
deseada
Frecuencia de RF : 2.4 GHz
Frecuencia de IF : 2.5 MHz
Frecuencia de OL : 2.3975 GHz
Frecuencia IF = Frecuencia RF ±
Frecuencia LO
22. Mezclador
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
22
LO-
LO-
LO-
LO-
LO+
LO+
LO+
LO+
I +
I -
Q +
Q -
Cbp
23. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
23
BLOQUE 1
BLOQUE 2
BLOQUE 3
24. Amplificador de transimpedancia
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
24
Función: Amplificar la señal de
corriente de entrada y
proporcionar una señal de tensión
en la salida
Compensa la ausencia de
ganancia del mezclador
Dos TIAs: Uno para la rama I y
otro para la Q
25. Amplificador de transimpedancia
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
25
R1
R1
R2
R2
C
C
Out +
Out -
RR
RR
R
12
21
ef
26. Amplificador de transimpedancia
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
26
R1
R1
R2
R2
C
C
Out +
Out -
OUT
IN
Vdd
M1P
M2P
M1N M2N
SW1 SW2
27. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
27
BLOQUE 1
BLOQUE 2
BLOQUE 3
28. Proceso de diseño
Pasar los esquemáticos a Cadence
Realizar el diseño a nivel de layout
Comprobar las reglas de diseño (DRC)
Comparación layout vs schematic
Extraído de R y C
Simulaciones
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
28
29. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
29
BLOQUE 1
BLOQUE 2
BLOQUE 3
30. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
30
31. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
31
2
1
REFout I
(W/L)
(W/L)
=I
32. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
32
2
1
REFout I
(W/L)
(W/L)
=I
33. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
33
2
1
REFout I
(W/L)
(W/L)
=I
34. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
34
35. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
35
36. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
36
37. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
37
38. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
38
39. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
39
40. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
40
41. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
41
42. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
42
Resistencias parásitas
43. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
43
Capacidades parásitas
44. LNA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
44
LC2
1
=f0
45. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
45
BLOQUE 1
BLOQUE 2
BLOQUE 3
46. Mezclador
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
46
47. Mezclador
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
47
Frecuencia [MHz] Ganancia [dB] NF [dB]
2.5 44.7 10.3
48. Mezclador
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
48
49. Mezclador
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
49
50. Mezclador
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
50
51. Mezclador
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
51
52. Mezclador
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
52
Frecuencia [MHz] Ganancia [dB] NF [dB]
2.5 44.3 10.7
53. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
53
BLOQUE 1
BLOQUE 2
BLOQUE 3
54. TIA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
54
55. TIA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
55
56. TIA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
56
Frecuencia [MHz] Ganancia [dB] NF [dB]
2.5 44.7 10.3
57. TIA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
57
58. TIA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
58
59. TIA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
59
60. TIA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
60
61. TIA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
61
62. TIA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
62
63. TIA
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
63
Frecuencia [MHz] Ganancia [dB] NF [dB]
2.5 44.3 10.6
64. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
64
BLOQUE 1
BLOQUE 2
BLOQUE 3
65. Cabezal de recepción
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
65
66. Cabezal de recepción
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
66
67. Cabezal de recepción
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
67
68. Cabezal de recepción
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
68
69. Cabezal de recepción
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
69
70. Cabezal de recepción
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
70
71. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
71
BLOQUE 1
BLOQUE 2
BLOQUE 3
73. Resultados de simulación
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
73
NF y ganancia para toda la banda
74. Resultados de simulación
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
74
NF para un canal
75. Resultados de simulación
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
75
Ganancia
del LNA [dB]
Ganancia
del TIA [dB]
Ganancia
del Receptor
[dB]
NF del
Receptor
[dB]
4 1 5.7 43
18 1 21 28
4 24 29 25
18 24 44.7 10.3
Distintos modos de ganancia (Esquemático)
76. Resultados de simulación
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
76
Ganancia
del LNA [dB]
Ganancia
del TIA [dB]
Ganancia
del Receptor
[dB]
NF del
Receptor
[dB]
2.6 1 3.8 45
17.2 1 19 30
2.6 24 27.4 26.7
17.2 24 42.7 12
Distintos modos de ganancia (Post-layout)
77. Resultados de simulación
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
77
Respuesta en frecuencia
78. Resultados de simulación
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
78
Adaptación de entrada
79. Resultados de simulación
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
79
Esquemático Post-layout
Linealidad
80. Resultados de simulación
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
80
mW4.334=Ptotal
𝑃𝐿𝑁𝐴 = 3.06 𝑚𝑊 𝑃 𝑇𝐼𝐴 = 0.084 𝑚𝑊
𝑃𝑓𝑖𝑙𝑡𝑒𝑟 = 1.19 𝑚𝑊
Consumo de potencia
81. Índice
oIntroducción
oObjetivos
oArquitectura del cabezal de recepción
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
oDiseño a nivel de layout
o Proceso de diseño
o Amplificador de bajo ruido (LNA)
o Mezclador
o Amplificador de transimpedancia (TIA)
o Cabezal de recepción
oResultados de simulación
oConclusiones y líneas futuras
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
81
BLOQUE 1
BLOQUE 2
BLOQUE 3
82. Conclusiones
Obtener el layout de un cabezal de recepción basado en la arquitectura low-IF para el estándar
IEEE 802.15.4.
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
82
83. Conclusiones
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
83
Parámetros Especificaciones
Resultados del
esquemático
Resultados post-
layout
Consumo de potencia [mW] El menor posible 4.334 4.334
Ganancia del receptor [dB] >30 (FE1) 44.7 (FE) 42.7
Variación de ganancia [dB] 65 (FE1 + BB2) 39 (FE) 38.9
NF [dB] <15.5 10.3 12
Rechazo imagen [dBc] >20 34 34
IIP3 [dBm] >-32 para máxima ganancia 0 para máxima ganancia
2.5 para máxima
ganancia
Sensibilidad [dB] -85 -85 -85
84. Conclusiones
IMPLEMENTACIÓN FÍSICA Y VERIFICACIÓN DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE
802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
84
Referencia
[2]
(LNA+MIX+
TIA+PGA)
[1]
(LNA+MIX)
[4]
(LNA+MIX+PG
A)
Este trabajo:
Esquemático
(LNA+MIX+
TIA)
Este trabajo:
Post-Layout
(LNA+MIX+
TIA)
Tecnología
CMOS [μm]
0.18 0.18 0.18 0.18 0.18
Ganancia [dB] 86 30 - 44.7 42.7
NF [dB] 8.5 7.3 <10 10.3 12
IIP3 [dBm] -8 -8 >-15 0 2.5
Consumo de
potencia [mW]
12.63 6.3 10.8 4.334 4.334
86. Líneas futuras
Líneas futuras
Diseño del resto de circuitos
Layout del resto del transceptor
Análisis del efecto de la radiación
Fabricación y mediciones
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 86
87. Implementación física y verificación de
un cabezal de recepción para el estándar
IEEE 802.15.4 en tecnología CMOS 0.18
µm
TITULACIÓN: MÁSTER EN TECNOLOGÍAS DE TELECOMUNICACIÓN
AUTOR: SERGIO MATEOS ANGULO
TUTORES: DR. D. FRANCISCO JAVIER DEL PINO SUÁREZ
DR. D. SUNIL LALCHAND KHEMCHANDANI