El documento describe un sistema BCI basado en FPGA que incluye los siguientes componentes: un procesador Nios II, memoria DDR2, DMA, filtro adaptativo, interfaz JTAG y GPIO. El sistema implementa un filtrado dinámico de señales EEG para controlar dispositivos mediante señales cerebrales.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 4. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 11. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 12. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 13. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 14. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 15. Unir con líneas los elementos o tareas básicas de cada temática:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTO 1er PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #3: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #7: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #8: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #9: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #10: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #12: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 4. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 5. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 6. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 8. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 9. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 10. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 11. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 12. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 13. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 14. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 15. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 2. Indique cual es el resultado que se debe imprimir
✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 4. Indique el significado de SIMD y MIMD.
✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 7. Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 10. Completar el siguiente cuadro:
✅ 11. De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ 12. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 15. Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ 16. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 17. (2%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ 18. (2%) Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
✅ 2. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 3. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 4. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 5. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 6. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 7. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 8. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 15. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ Problema #1: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ Problema #2: (10%)
Mencione 4 razones para usar un Sistema Operativo de Tiempo Real
✅ Problema #3: (10%)
Explique los siguientes parámetros del archivo freeRTOSConfig.h
✅ Problema #4: (5%)
Para el siguiente código, en donde se le pasa la responsabilidad de ejecución de las tareas vTask1 y vTask2 al Scheduler. Dibuje el diagrama de ejecución.
✅ Problema #5: (15%)
Dibuje y explique la trama de un sistema SPI
✅ Problema #6: (5%)
Explique en qué consiste el análisis de Integridad de la Señal que realizan algunas herramientas AD para diseño electrónico.
✅ Problema #7: (5%)
¿Cuáles son los componentes principales del sistema mono núcleo mostrado, para poder usar el Analizador lógico Signal Tap II?, Justifique.
✅ Problema #9: (5%)
¿Es posible declarar y usar una instancia de la herramienta In-System Memory Content Editor?, Justifique.
✅ Problema #10: (5%)
Explique las características que debe tener el código VHDL de un CORE de lógica programable.
✅ Problema #11: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 2. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 3. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 4. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 10. Una con líneas según corresponda la combinación de procesadores:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 14. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ 15. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTO 1er PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #3: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #7: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #8: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #9: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #10: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #12: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 4. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 11. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 12. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 13. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 14. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 15. Unir con líneas los elementos o tareas básicas de cada temática:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTO 1er PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #3: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #7: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #8: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #9: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #10: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #12: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 4. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 5. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 6. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 8. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 9. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 10. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 11. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 12. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 13. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 14. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 15. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 2. Indique cual es el resultado que se debe imprimir
✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 4. Indique el significado de SIMD y MIMD.
✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 7. Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 10. Completar el siguiente cuadro:
✅ 11. De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ 12. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 15. Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ 16. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 17. (2%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ 18. (2%) Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
✅ 2. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 3. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 4. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 5. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 6. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 7. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 8. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 15. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ Problema #1: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ Problema #2: (10%)
Mencione 4 razones para usar un Sistema Operativo de Tiempo Real
✅ Problema #3: (10%)
Explique los siguientes parámetros del archivo freeRTOSConfig.h
✅ Problema #4: (5%)
Para el siguiente código, en donde se le pasa la responsabilidad de ejecución de las tareas vTask1 y vTask2 al Scheduler. Dibuje el diagrama de ejecución.
✅ Problema #5: (15%)
Dibuje y explique la trama de un sistema SPI
✅ Problema #6: (5%)
Explique en qué consiste el análisis de Integridad de la Señal que realizan algunas herramientas AD para diseño electrónico.
✅ Problema #7: (5%)
¿Cuáles son los componentes principales del sistema mono núcleo mostrado, para poder usar el Analizador lógico Signal Tap II?, Justifique.
✅ Problema #9: (5%)
¿Es posible declarar y usar una instancia de la herramienta In-System Memory Content Editor?, Justifique.
✅ Problema #10: (5%)
Explique las características que debe tener el código VHDL de un CORE de lógica programable.
✅ Problema #11: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 2. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 3. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 4. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 10. Una con líneas según corresponda la combinación de procesadores:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 14. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ 15. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTO 1er PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #3: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #7: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #8: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #9: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #10: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #12: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTA 2do PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (10%)
¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS?
✅ Problema #2: (10%)
Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ Problema #3: (5%)
¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System (RTOS)?
✅ Problema #4: (5%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
✅ Problema #5: (5%)
Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las siguientes opciones:
✅ Problema #6: (5%)
En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ Problema #7: (5%)
El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad:
✅ Problema #8: (5%)
La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, agregar los textos en las cajas de comentarios:
✅ Problema #9: (20%)
Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
✅ Problema #10: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ Problema #11: (10%)
De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de tiempo con los respectivos valores de señales desde su inicio hasta su fin:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTA 2do PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (10%)
¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS?
✅ Problema #2: (10%)
Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ Problema #3: (5%)
¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System (RTOS)?
✅ Problema #4: (5%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
✅ Problema #5: (5%)
Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las siguientes opciones:
✅ Problema #6: (5%)
En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ Problema #7: (5%)
El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad:
✅ Problema #8: (5%)
La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, agregar los textos en las cajas de comentarios:
✅ Problema #9: (20%)
Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
✅ Problema #10: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ Problema #11: (10%)
De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de tiempo con los respectivos valores de señales desde su inicio hasta su fin:
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, Mejoramiento (2020 PAO 1)Victor Asanza
Problema #1: (15%) En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Indicar cuales de las siguientes afirmaciones son correctas.
Problema #2: (15%) La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232. Indicar cuales de las siguientes afirmaciones son correctas.
Problema #3: (15%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos?
Problema #4: (15%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
Problema #1: (x%)
¿Cuáles de las siguientes afirmaciones referentes a los sistemas Multiprocessor son ciertas?
a) En este modelo, hay una memoria compartida común (grande) para todos los procesadores.
b) Diferentes núcleos ejecutan diferentes hilos (instrucciones múltiples), operando en diferentes partes de la memoria (datos múltiples).
c) Todos los núcleos comparten la misma memoria.
d) Cada procesador tiene su propia (pequeña) memoria local, y su contenido no se replica en ningún otro lugar.
Problema #2: (x%)
¿Cuáles de las siguientes afirmaciones referentes a los sistemas Multicore son ciertas?
a) En este modelo, hay una memoria compartida común (grande) para todos los procesadores.
b) Diferentes núcleos ejecutan diferentes hilos (instrucciones múltiples), operando en diferentes partes de la memoria (datos múltiples).
c) Todos los núcleos comparten la misma memoria.
d) Cada procesador tiene su propia (pequeña) memoria local, y su contenido no se replica en ningún otro lugar.
Problema #3: (x%)
¿Cuáles de las siguientes afirmaciones son desventajas de usar Real Time Operating System (RTOS)?
a) Ninguna de las opciones
b) Requieren más memoria RAM que un Sistema sin RTOS
c) Desarrollar software para un RTOS requiere de experiencia y planeamiento cuidadoso
d) Una aplicación típica es alrededor de 15 K en tamaño, de las cuales el sistema operativo base es de aproximadamente 400 bytes.
e) Controlar acceso a recursos utilizados por más de una tarea
f) Todo byte debe ir acompañado de un bit de reconocimiento ACK
g) Un RTOS permite organizar tareas de manera lógica y sencilla, asignando una prioridad a cada una de ellas
Problema #4: (x%)
¿Cuáles de las siguientes afirmaciones son ventajas de usar Real Time Operating System (RTOS)?
a) Asegura la dependencia entre tareas
b) Refuerza conceptos de modularizarían
c) Incrementa el tiempo de desarrollo
d) El código implementado dentro de una rutina de atención a interrupción debe ocupar pocos ciclos de procesador.
e) Facilita la extensibilidad y verificación del diseño
f) Provee de métodos seguros de Comunicaciones entre tareas
Problema #5: (x%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
a) Control del usuario
b) Insensibilidad
c) Tolerancia a los fallos
d) Elevada potencia en la alimentación de energía
e) Determinismo
f) Sensibilidad
g) Potente sistema de disipación de temperatura
h) Fiabilidad
i) Todas las anteriores
j) Ninguna de las anteriores.
Problema #6: (x%)
¿Cuáles de las siguientes afirmaciones son características de las colas para comunicar datos entre tareas en un Real Time Operating System (RTOS)?
a) El sistema determinista nos permite predecir el comportamiento del programador del sistema RTOs, garantizando así que se cumplan los requisitos de tiempo real.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Propuesta 1: BÚSQUEDA DE DATOS
Propuesta 2-3: ORDENAMIENTO DE DATOS
Propuesta 4: Microprocessor Architecture.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN DESARROLLO DE PROTOTIPOS ELECTRONICOS, 1er Parcial (202...Victor Asanza
Indique cuáles de las siguientes afirmaciones referentes a la revolución industrial son correctas.
Indique cuáles de las siguientes afirmaciones referentes a la comparativa entre sistemas Multicore y Multiprocessor son correctas.
Indique cuáles de las siguientes afirmaciones referentes a las FPGA son correctas.
¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
¿Cuáles son los pasos del proceso de diseño de PCB? Seleccione solo una respuesta.
¿Cuáles son los procesos básicos que están al alcance de todos diseñar todo diseñador de electrónica y de PCB? Seleccione una respuesta.
¿Cuál es la importancia principal de diseñar acorde con la manufactura? Seleccione una respuesta.
Seleccione la definición falsa o incorrecta.
Unir con líneas las normas IPC que corresponden a la descripción.
Unir con líneas la descripción correcta.
Unir con líneas la descripción correcta.
Cuál de los siguientes son considerados productos electrónicos.
Cuál de los siguientes son considerados productos electrónicos.
Unir con líneas las características de los componentes electrónicos.
Unir con líneas la descripción correcta.
Unir con líneas las características de los empaquetados de los componentes THT y SMT.
Unir con líneas las características de los empaquetados de los componentes SMT.
Unir con líneas las características de los empaquetados de los componentes SMT más complejos.
Cada estudiante, tomará un componente de su proyecto (que no sea el mismo que el de su compañero y que tenga como mínimo 4 pines) y realizará un video paso a paso con su propia voz, de cómo implementar ese nuevo componente y su foot print.
Problema #1 (50%) Dado el siguiente diagrama de un microprocesador genérico de 32 bits por instrucción de hasta 1023 instrucciones visto completamente en clase, que utiliza datos almacenados en memoria RAM (Register Files), como se muestra a continuación.
Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de Instrucciones de un microprocesador son ciertas?
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas?
Problema #4: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de datos (Register File) son ciertas?
Problema #5: (20%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Problema #1: (10%) Indique cuáles de las siguientes afirmaciones referentes a la revolución industrial son correctas:
Problema #2: (10%) Indique cuáles de las siguientes afirmaciones referentes a la comparativa entre sistemas Multicore y Multiprocessor son correctas:
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos?
Problema #4: (10%) Indique cuáles de las siguientes afirmaciones referentes a las FPGA son correctas:
Problema #5: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas?
Problema #6: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias SRAM son ciertas?
Problema #7: (20%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
Problema #8: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias FLASH son ciertas?
Problema #9: (10%) ¿Cuáles de las siguientes afirmaciones referentes a comando GNU/Linux son ciertas?
✅ Programacion de Sistemas Embebidos
✅ Uso de lenguaje C en sistemas embebidos
✅ Compiladores, depuradores y ambientes de desarrollo
para sistemas embebidos
✅ Gestión de memoria en ambientes con pocos recursos
computacionales
✅ Patrón de diseño máquina de estado
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 1er ...Victor Asanza
✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 2. Indique cual es el resultado que se debe imprimir
✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 4. Indique el significado de SIMD y MIMD.
✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante interruption services routine (ISR)?
✅ 8. Indique que tabla comparativa es la correcta con respecto a la comparativa entre Multicore y Multiprocessor
✅ 9. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 10. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 1er ...Victor Asanza
✅ 1. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 2. Indique el significado de SIMD y MIMD.
✅ 3. Indique que tabla comparativa es la correcta con respecto a la comparativa entre Multicore y Multiprocessor
✅ 4. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 5. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 6. Indique cual es el resultado que se debe imprimir
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante interruption services routine (ISR)?
✅ 9. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 10. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN DESARROLLO DE PROTOTIPOS ELECTRÓNICOS, 1er Parcial (20...Victor Asanza
Problema #1: (10%) Indique cuáles de las siguientes afirmaciones referentes a la revolución industrial son correctas.
Problema #2: (10%) Indique cuáles de las siguientes afirmaciones referentes a la comparativa entre sistemas Multicore y Multiprocessor son correctas.
Problema #3: (10%) Indique cuáles de las siguientes afirmaciones referentes a las FPGA son correctas.
Problema #4: (10%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
Problema #5: (10%) ¿Cuáles son los pasos del proceso de diseño de PCB? Seleccione solo una respuesta.
Problema #6: (10%) ¿Cuáles son los procesos básicos que están al alcance de todos diseñar todo diseñador de electrónica y de PCB? Seleccione una respuesta.
Problema #7: (10%) ¿Cuál es la importancia principal de diseñar acorde con la manufactura? Seleccione una respuesta.
Problema #8: (10%) Seleccione la definición falsa o incorrecta.
Problema #9: (10%) Seleccionar la descripción correcta.
Problema #10: (10%) Seleccionar la descripción correcta.
Problema #11: (10%) Seleccionar la descripción correcta.
Problema #12: (10%) Seleccionar las normas IPC que corresponden a la descripción.
⭐⭐⭐⭐⭐ SISTEMAS EMBEBIDOS, END DEVICE & COORDINATOR (2020 PAO 1)Victor Asanza
SISTEMAS EMBEBIDOS END DEVICE (Free RTOS)
Codigo #FreeRTOS End Device en #Proteus
Codigo #FreeRTOS End Device en #Arduino
SISTEMAS EMBEBIDOS COORDINATOR (Phyton)
Codigo #Python Coordinator en #Raspberry
Prueba de envío y recepción de tramas con el End Device read.py
Coordinador con validación de datos, envío a #ThingSpeak y activación de salida PWM proyecto. py
✅ Problema #1: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #2: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #3: (2.5%)
¿Qué afirmaciones son correcta de las especificaciones del Advanced Microcontroller Bus Architecture (AMBA)?
✅ Problema #4: (2.5%)
¿Qué afirmaciones son correcta del Advances High Performance Bus (AHB)?
✅ Problema #5: (2.5%)
¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ Problema #6: (2.5%)
Indique que tabla comparativa es la correcta con respecto a la comparativa entre Multicore y Multiprocessor:
✅ Problema #7: (2.5%)
Una con líneas las afirmaciones correctas:
✅ Problema #8: (5%)
Escribir el código en lenguaje C que imprima el cálculo del valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ Problema #9: (2.5%)
De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ Problema #10: (5%)
Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ Problema #11: (10%)
Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ Problema #12: (5%)
Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ Problema #13: (10%)
Belwafi et Al., escribió el paper titulado “A Hardware/Software Prototype of EEG-based BCI System for Home Device Control” en donde desarrolla un Brain Computer Interface (BCI) basado en FPGA, como se muestra en la siguiente gráfica:
✅ Problema #14: (10%)
Belwafi et Al., escribió el paper titulado “A novel embedded implementation based on adaptive filter bank for brain-computer interface systems” en donde desarrolla un Brain Computer Interface (BCI) basado en filtrado dinámico de señales EEG adquiridas desde un sistema OPENBCI basado en FPGA, como se muestra en la siguiente gráfica:
✅ Problema #15: (10%)
Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ Problema #16: (10%)
M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
Problema #1: (15%) Indique que tabla comparativa es la correcta con respecto a la comparativa entre #Multicore y #Multiprocessor
Problema #2: (15%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del #AVR #ATmega328P son ciertos?
Problema #3: (15%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del #AVR #ATmega328P son ciertas?
Problema #4: (15%) ¿Cuál de las siguientes afirmaciones referentes al registro #ADMUX son ciertas?
Problema #5: (20%) En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación #I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque.
Problema #6: (20%) La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación #RS_232, agregar los textos en las cajas de comentarios.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTA 2do PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (10%)
¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS?
✅ Problema #2: (10%)
Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ Problema #3: (5%)
¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System (RTOS)?
✅ Problema #4: (5%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
✅ Problema #5: (5%)
Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las siguientes opciones:
✅ Problema #6: (5%)
En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ Problema #7: (5%)
El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad:
✅ Problema #8: (5%)
La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, agregar los textos en las cajas de comentarios:
✅ Problema #9: (20%)
Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
✅ Problema #10: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ Problema #11: (10%)
De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de tiempo con los respectivos valores de señales desde su inicio hasta su fin:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTA 2do PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (10%)
¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS?
✅ Problema #2: (10%)
Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ Problema #3: (5%)
¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System (RTOS)?
✅ Problema #4: (5%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
✅ Problema #5: (5%)
Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las siguientes opciones:
✅ Problema #6: (5%)
En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ Problema #7: (5%)
El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad:
✅ Problema #8: (5%)
La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, agregar los textos en las cajas de comentarios:
✅ Problema #9: (20%)
Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
✅ Problema #10: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ Problema #11: (10%)
De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de tiempo con los respectivos valores de señales desde su inicio hasta su fin:
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, Mejoramiento (2020 PAO 1)Victor Asanza
Problema #1: (15%) En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Indicar cuales de las siguientes afirmaciones son correctas.
Problema #2: (15%) La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232. Indicar cuales de las siguientes afirmaciones son correctas.
Problema #3: (15%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos?
Problema #4: (15%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
Problema #1: (x%)
¿Cuáles de las siguientes afirmaciones referentes a los sistemas Multiprocessor son ciertas?
a) En este modelo, hay una memoria compartida común (grande) para todos los procesadores.
b) Diferentes núcleos ejecutan diferentes hilos (instrucciones múltiples), operando en diferentes partes de la memoria (datos múltiples).
c) Todos los núcleos comparten la misma memoria.
d) Cada procesador tiene su propia (pequeña) memoria local, y su contenido no se replica en ningún otro lugar.
Problema #2: (x%)
¿Cuáles de las siguientes afirmaciones referentes a los sistemas Multicore son ciertas?
a) En este modelo, hay una memoria compartida común (grande) para todos los procesadores.
b) Diferentes núcleos ejecutan diferentes hilos (instrucciones múltiples), operando en diferentes partes de la memoria (datos múltiples).
c) Todos los núcleos comparten la misma memoria.
d) Cada procesador tiene su propia (pequeña) memoria local, y su contenido no se replica en ningún otro lugar.
Problema #3: (x%)
¿Cuáles de las siguientes afirmaciones son desventajas de usar Real Time Operating System (RTOS)?
a) Ninguna de las opciones
b) Requieren más memoria RAM que un Sistema sin RTOS
c) Desarrollar software para un RTOS requiere de experiencia y planeamiento cuidadoso
d) Una aplicación típica es alrededor de 15 K en tamaño, de las cuales el sistema operativo base es de aproximadamente 400 bytes.
e) Controlar acceso a recursos utilizados por más de una tarea
f) Todo byte debe ir acompañado de un bit de reconocimiento ACK
g) Un RTOS permite organizar tareas de manera lógica y sencilla, asignando una prioridad a cada una de ellas
Problema #4: (x%)
¿Cuáles de las siguientes afirmaciones son ventajas de usar Real Time Operating System (RTOS)?
a) Asegura la dependencia entre tareas
b) Refuerza conceptos de modularizarían
c) Incrementa el tiempo de desarrollo
d) El código implementado dentro de una rutina de atención a interrupción debe ocupar pocos ciclos de procesador.
e) Facilita la extensibilidad y verificación del diseño
f) Provee de métodos seguros de Comunicaciones entre tareas
Problema #5: (x%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
a) Control del usuario
b) Insensibilidad
c) Tolerancia a los fallos
d) Elevada potencia en la alimentación de energía
e) Determinismo
f) Sensibilidad
g) Potente sistema de disipación de temperatura
h) Fiabilidad
i) Todas las anteriores
j) Ninguna de las anteriores.
Problema #6: (x%)
¿Cuáles de las siguientes afirmaciones son características de las colas para comunicar datos entre tareas en un Real Time Operating System (RTOS)?
a) El sistema determinista nos permite predecir el comportamiento del programador del sistema RTOs, garantizando así que se cumplan los requisitos de tiempo real.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Propuesta 1: BÚSQUEDA DE DATOS
Propuesta 2-3: ORDENAMIENTO DE DATOS
Propuesta 4: Microprocessor Architecture.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN DESARROLLO DE PROTOTIPOS ELECTRONICOS, 1er Parcial (202...Victor Asanza
Indique cuáles de las siguientes afirmaciones referentes a la revolución industrial son correctas.
Indique cuáles de las siguientes afirmaciones referentes a la comparativa entre sistemas Multicore y Multiprocessor son correctas.
Indique cuáles de las siguientes afirmaciones referentes a las FPGA son correctas.
¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
¿Cuáles son los pasos del proceso de diseño de PCB? Seleccione solo una respuesta.
¿Cuáles son los procesos básicos que están al alcance de todos diseñar todo diseñador de electrónica y de PCB? Seleccione una respuesta.
¿Cuál es la importancia principal de diseñar acorde con la manufactura? Seleccione una respuesta.
Seleccione la definición falsa o incorrecta.
Unir con líneas las normas IPC que corresponden a la descripción.
Unir con líneas la descripción correcta.
Unir con líneas la descripción correcta.
Cuál de los siguientes son considerados productos electrónicos.
Cuál de los siguientes son considerados productos electrónicos.
Unir con líneas las características de los componentes electrónicos.
Unir con líneas la descripción correcta.
Unir con líneas las características de los empaquetados de los componentes THT y SMT.
Unir con líneas las características de los empaquetados de los componentes SMT.
Unir con líneas las características de los empaquetados de los componentes SMT más complejos.
Cada estudiante, tomará un componente de su proyecto (que no sea el mismo que el de su compañero y que tenga como mínimo 4 pines) y realizará un video paso a paso con su propia voz, de cómo implementar ese nuevo componente y su foot print.
Problema #1 (50%) Dado el siguiente diagrama de un microprocesador genérico de 32 bits por instrucción de hasta 1023 instrucciones visto completamente en clase, que utiliza datos almacenados en memoria RAM (Register Files), como se muestra a continuación.
Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de Instrucciones de un microprocesador son ciertas?
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas?
Problema #4: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de datos (Register File) son ciertas?
Problema #5: (20%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Problema #1: (10%) Indique cuáles de las siguientes afirmaciones referentes a la revolución industrial son correctas:
Problema #2: (10%) Indique cuáles de las siguientes afirmaciones referentes a la comparativa entre sistemas Multicore y Multiprocessor son correctas:
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos?
Problema #4: (10%) Indique cuáles de las siguientes afirmaciones referentes a las FPGA son correctas:
Problema #5: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas?
Problema #6: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias SRAM son ciertas?
Problema #7: (20%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
Problema #8: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias FLASH son ciertas?
Problema #9: (10%) ¿Cuáles de las siguientes afirmaciones referentes a comando GNU/Linux son ciertas?
✅ Programacion de Sistemas Embebidos
✅ Uso de lenguaje C en sistemas embebidos
✅ Compiladores, depuradores y ambientes de desarrollo
para sistemas embebidos
✅ Gestión de memoria en ambientes con pocos recursos
computacionales
✅ Patrón de diseño máquina de estado
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 1er ...Victor Asanza
✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 2. Indique cual es el resultado que se debe imprimir
✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 4. Indique el significado de SIMD y MIMD.
✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante interruption services routine (ISR)?
✅ 8. Indique que tabla comparativa es la correcta con respecto a la comparativa entre Multicore y Multiprocessor
✅ 9. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 10. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 1er ...Victor Asanza
✅ 1. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 2. Indique el significado de SIMD y MIMD.
✅ 3. Indique que tabla comparativa es la correcta con respecto a la comparativa entre Multicore y Multiprocessor
✅ 4. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 5. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 6. Indique cual es el resultado que se debe imprimir
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante interruption services routine (ISR)?
✅ 9. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 10. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN DESARROLLO DE PROTOTIPOS ELECTRÓNICOS, 1er Parcial (20...Victor Asanza
Problema #1: (10%) Indique cuáles de las siguientes afirmaciones referentes a la revolución industrial son correctas.
Problema #2: (10%) Indique cuáles de las siguientes afirmaciones referentes a la comparativa entre sistemas Multicore y Multiprocessor son correctas.
Problema #3: (10%) Indique cuáles de las siguientes afirmaciones referentes a las FPGA son correctas.
Problema #4: (10%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
Problema #5: (10%) ¿Cuáles son los pasos del proceso de diseño de PCB? Seleccione solo una respuesta.
Problema #6: (10%) ¿Cuáles son los procesos básicos que están al alcance de todos diseñar todo diseñador de electrónica y de PCB? Seleccione una respuesta.
Problema #7: (10%) ¿Cuál es la importancia principal de diseñar acorde con la manufactura? Seleccione una respuesta.
Problema #8: (10%) Seleccione la definición falsa o incorrecta.
Problema #9: (10%) Seleccionar la descripción correcta.
Problema #10: (10%) Seleccionar la descripción correcta.
Problema #11: (10%) Seleccionar la descripción correcta.
Problema #12: (10%) Seleccionar las normas IPC que corresponden a la descripción.
⭐⭐⭐⭐⭐ SISTEMAS EMBEBIDOS, END DEVICE & COORDINATOR (2020 PAO 1)Victor Asanza
SISTEMAS EMBEBIDOS END DEVICE (Free RTOS)
Codigo #FreeRTOS End Device en #Proteus
Codigo #FreeRTOS End Device en #Arduino
SISTEMAS EMBEBIDOS COORDINATOR (Phyton)
Codigo #Python Coordinator en #Raspberry
Prueba de envío y recepción de tramas con el End Device read.py
Coordinador con validación de datos, envío a #ThingSpeak y activación de salida PWM proyecto. py
✅ Problema #1: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #2: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #3: (2.5%)
¿Qué afirmaciones son correcta de las especificaciones del Advanced Microcontroller Bus Architecture (AMBA)?
✅ Problema #4: (2.5%)
¿Qué afirmaciones son correcta del Advances High Performance Bus (AHB)?
✅ Problema #5: (2.5%)
¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ Problema #6: (2.5%)
Indique que tabla comparativa es la correcta con respecto a la comparativa entre Multicore y Multiprocessor:
✅ Problema #7: (2.5%)
Una con líneas las afirmaciones correctas:
✅ Problema #8: (5%)
Escribir el código en lenguaje C que imprima el cálculo del valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ Problema #9: (2.5%)
De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ Problema #10: (5%)
Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ Problema #11: (10%)
Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ Problema #12: (5%)
Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ Problema #13: (10%)
Belwafi et Al., escribió el paper titulado “A Hardware/Software Prototype of EEG-based BCI System for Home Device Control” en donde desarrolla un Brain Computer Interface (BCI) basado en FPGA, como se muestra en la siguiente gráfica:
✅ Problema #14: (10%)
Belwafi et Al., escribió el paper titulado “A novel embedded implementation based on adaptive filter bank for brain-computer interface systems” en donde desarrolla un Brain Computer Interface (BCI) basado en filtrado dinámico de señales EEG adquiridas desde un sistema OPENBCI basado en FPGA, como se muestra en la siguiente gráfica:
✅ Problema #15: (10%)
Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ Problema #16: (10%)
M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
Problema #1: (15%) Indique que tabla comparativa es la correcta con respecto a la comparativa entre #Multicore y #Multiprocessor
Problema #2: (15%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del #AVR #ATmega328P son ciertos?
Problema #3: (15%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del #AVR #ATmega328P son ciertas?
Problema #4: (15%) ¿Cuál de las siguientes afirmaciones referentes al registro #ADMUX son ciertas?
Problema #5: (20%) En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación #I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque.
Problema #6: (20%) La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación #RS_232, agregar los textos en las cajas de comentarios.
Examen 1er parcial que incluye temas de los capítulos:
Capítulo 1, historia de los sistemas IoT y sistemas ciberfísicos.
Capítulo 2, tipos de arquitecturas incluyendo las multiprocessor y multicore.
Capítulo 3, donde se estudia las memorias FLASH, RAM, EEPROM.
Capítulo 4, registros de configuraciones del ADC, PWM, comunicacion serial, I2C y SPI.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Device Free Indoor Localization in the 28 GHz band based on machine lea...Victor Asanza
By exploiting the received power change in a communication link produced by the presence of a human body in an otherwise empty room, this work evaluates indoor free device localization methods in the 28 GHz band using machine learning techniques. For this objective, a database is built using results from ray tracing simulations of a system comprised of 4 receivers and up to 2 transmitters, while a person is standing within the room. Transmitters are equipped with uniform linear arrays that switch their main beams sequentially at 21 angles, whereas the receivers operate with omnidirectional antennas. Statistical localization error reduction of at least 16% over a global-based classification technique can be obtained through the combination of two independent classifiers using one transmitter and a reduction of at least 19% for 2 transmitters. An additional improvement is achieved by combining each independent classifier with a regression algorithm. Results also suggest that the number of examples per class and size of the blocks (strips) in which the study area is partitioned play a role in the localization error.
La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma:
1. La MSS luego de ser reiniciado empieza en el estado inicial.
2. El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará el ingreso de datos.
3. El ingreso de datos se lo hará presentando un byte en la entrada Datos, presionando y soltando la tecla Load (el usuario deberá realizar este paso tres veces, uno por cada registro).
4. Luego de ingresar los 3 datos, el usuario deberá presionar y soltar la tecla Find. Esta señal es la que le indica a la MSS del Sistema Digital, que es momento de realizar la búsqueda del valor máximo y mínimo.
5. Una vez finalizado el proceso de búsqueda de los valores máximo y mínimo, se activará la salida Done. El valor máximo se guardará en el RegistroMax y se presentará en su salida Qmax, por otro lado, el valor mínimo se guardará en el RegistroMin y se presentará en su salida Qmin.
6. La señal Done, las salidas Qmax y Qmin se presentarán hasta que el usuario presione y suelte la tecla Start una vez, luego de lo cual la MSS regresará al estado inicial.
Researcher in fields like Digital Systems Design based on FPGA, Embedded Systems, Open-Source Hardware, Artificial Intelligence and Biomedical Signal Processing with a major research interest in Brain-Computer Interface.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Trilateration-based Indoor Location using Supervised Learning AlgorithmsVictor Asanza
The indoor positioning system (IPS) has a wide range of applications, due to the advantages it has over Global Positioning Systems (GPS) in indoor environments. Due to the biosecurity measures established by the World Health Organization (WHO), where the social distancing is provided, being stricter in indoor environments. This work proposes the design of a positioning system based on trilateration. The main objective is to predict the positioning in both the ‘x’ and ‘y’ axis in an area of 8 square meters. For this purpose, 3 Access Points (AP) and a Mobile Device (DM), which works as a raster, have been used. The Received Signal Strength Indication (RSSI) values measured at each AP are the variables used in regression algorithms that predict the x and y position. In this work, 24 regression algorithms have been evaluated, of which the lowest errors obtained are 70.322 [cm] and 30.1508 [cm], for the x and y axes, respectively.
Published in: 2022 International Conference on Applied Electronics (AE)
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Learning-based Energy Consumption PredictionVictor Asanza
✅ Published in: https://doi.org/10.1016/j.procs.2022.07.035
As more people send information to the cloud-fog infrastructure, this brings many problems to the management of computer energy consumption. Therefore, energy consumption management of servers, fog devices and cloud computing platform should be investigated to comply with the Green IT requirement. In this paper, we propose an energy consumption prediction model consisting of several components such as hardware design, data pre-processing, characteristics extraction and selection. Our main goal is to develop a non-invasive meter based on a network of sensors that includes a microcontroller, the MQTT communication protocol and the energy measurement module. This meter measures voltage, current, power, frequency, energy and power factor while a dashboard is used to present the energy measurements in real-time. In particular, we perform measurements using a workstation that has similar characteristics to the servers of a Datacenter locate at the Information Technology Center in ESPOL,
which currently provide this type of services in Ecuador. For convenience, we evaluated different linear regression models to select the best one and to predict future energy consumption based on the several measurements from the workstation during several hours which enables the consumer to optimize and to reduce the maintenance costs of the IT equipment. The supervised machine learning algorithms presented in this work allow us to predict the energy consumption by hours and by days.
⭐ The matlab code used for data processing are available in: https://github.com/vasanza/Matlab_Code/tree/EnergyConsumptionPredictionDatacenter
⭐ The dataset used for data processing are available in:https://ieee-dataport.org/open-access/data-server-energy-consumption-dataset
✅ Read more related topics:
https://vasanza.blogspot.com/
This project analyses the optimal parameters for the shrimp farming, trying to help the aquaculture of Ecuador, using a cyberphysical system, which includes temperature, salinity, dissolved oxygen, and pH sensors to monitor the water conditions and an embedded system to control it using an XBee andATMega328p microcontrollers to remotely activate and deactivate aerators to maintain the quality of each pool in neat conditions.
⭐⭐⭐⭐⭐Classification of Subjects with Parkinson's Disease using Finger Tapping...Victor Asanza
La enfermedad de Parkinson es el segundo trastorno neurodegenerativo más común y afecta a más de 7 millones de personas en todo el mundo. En este trabajo, clasificamos a los sujetos con la enfermedad de Parkinson utilizando datos de la pulsación de los dedos en un teclado. Utilizamos una base de datos gratuita de Physionet con más de 9 millones de registros, preprocesada para eliminar los datos atípicos. En la etapa de extracción de características, obtuvimos 48 características. Utilizamos Google Colaboratory para entrenar, validar y probar nueve algoritmos de aprendizaje supervisado que detectan la enfermedad. Como resultado, conseguimos un grado de precisión superior al 98 %.
⭐⭐⭐⭐⭐ CHARLA #PUCESE Arduino Week: Hardware de Código Abierto TSC-LAB Victor Asanza
✅ #PUCESE, organizó el webinar: "ARDUINO WEEK 2022 PUCESE"
✅ Arduino Week PUCE Esmeraldas- Charla con Expertos
➡️ This is an initiative developed by FIEC-ESPOL professors. Temperature and Speed Control Lab (TSC-LAB) is an open-source hardware development.
➡️ Topics
1- Introducción
2- Hardware de Código Abierto
3- Temperature and Speed Control Lab (TSC-LAB)
4- Códigos de ejemplo
5- Datasets
6- Publicaciones científicas
7- Proyectos
8- Cursos
⭐ Para más contenido visita nuestro blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ #BCI System using a Novel Processing Technique Based on Electrodes Sele...Victor Asanza
This work proposes an end-to-end model architecture, from feature extraction to classification using an Artificial Neural Network. The feature extraction process starts from an initial set of signals acquired by electrodes of a Brain-Computer Interface (BCI). The proposed architecture includes the design and implementation of a functional six Degree-of-Freedom (DOF) prosthetic hand. A Field Programmable Gate Array (FPGA) translates electroencephalography (EEG) signals into movements in the prosthesis. We also propose a new technique for selecting and grouping electrodes, which is related to the motor intentions of the subject. We analyzed and predicted two imaginary motor-intention tasks: opening and closing both fists and flexing and extending both feet. The model implemented with the proposed architecture showed an accuracy of 93.7% and a classification time of 8.8y«s for the FPGA. These results present the feasibility to carry out BCI using machine learning techniques implemented in a FPGA card.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2...Victor Asanza
Problema 1A: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta.
Problema 2: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta.
Problema 3: (25%) Se desea diseñar un Sistemas Digital que capaz de controlar dos actuadores tipo bomba (A y B) en función del nivel de agua presente en un tanque. Este nivel de agua se monitorea con dos sensores (S0 y S1). El Sistemas Digital se muestra en la siguiente gráfica.
Problema 5: (15%): Dado el siguiente circuito digital, primero obtener la expresión resultante y luego seleccionar el mapa que corresponde al funcionamiento de dicha expresión.
Problema 6: (15%): Dado el siguiente circuito, encontrar la expresión booleana que define el comportamiento de la señal de salida F sin minimizar, luego reducir la expresión booleana usando mapas de Karnaugh (A, B, C, D) agrupando unos.
Problema 7: (20%). En la siguiente gráfica se puede observar el registro de un electrodo de Electromiografía (EMG) durante la ejecución de una tarea motora en extremidad superior. La señal EMG tiene una amplitud en el orden de los microvoltio - milivoltios y es susceptible a ruido debido a la adherencia del electrodo utilizado, frecuencia cardiaca, red eléctrica, tejido adiposo, etc. Como se muestra en la Fig. 1 el análisis post adquisición en el dominio de la frecuencia de la señal EMG indica que existe ruido de baja frecuencia menores a 5Hz debido a ruidos relacionados a movimientos relativos y en 50 Hz debido a la red eléctrica. Las señales EMG tienen información en el rango de 7 a 20Hz, por lo cual se sugiere diseñar un filtro RC paso banda que permita eliminar el ruido de la señal EMG.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Performance Comparison of Database Server based on #SoC #FPGA and #ARM ...Victor Asanza
New emerging storage technologies have a great application for IoT systems. Running database servers on development boards, such as Raspberry or FPGA, has a great impact on effective performance when using large amounts of data while serving requests from many clients at the same time. In this paper, we designed and implemented an embedded system to monitor the access of a database using MySql database server installed on Linux in a standard FPGA DE10 with HPS resources. The database is designed to keep the information of an IoT system in charge of monitoring and controlling the temperature inside greenhouses. For comparison purposes, we carried out a performance analysis of the database service running on the FPGA and in a Raspberry Pi 4 B to determine the efficiency of the database server in both development cards. The performance metrics analyzed were response time, memory and CPU usage taking into account scenarios with one or more requests from clients simultaneously.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma:
1. La MSS luego de ser reiniciado empieza en el estado inicial.
2. El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará el ingreso de datos.
3. El ingreso de datos se lo hará presentando un byte en la entrada Datos, presionando y soltando la tecla Load (el usuario deberá realizar este paso tres veces, uno por cada registro).
4. Luego de ingresar los 3 datos, el usuario deberá presionar y soltar la tecla Find. Esta señal es la que le indica a la MSS del Sistema Digital, que es momento de realizar la búsqueda del valor máximo y mínimo.
5. Una vez finalizado el proceso de búsqueda de los valores máximo y mínimo, se activará la salida Done. El valor máximo se guardará en el RegistroMax y se presentará en su salida Qmax, por otro lado, el valor mínimo se guardará en el RegistroMin y se presentará en su salida Qmin.
6. La señal Done, las salidas Qmax y Qmin se presentarán hasta que el usuario presione y suelte la tecla Start una vez, luego de lo cual la MSS regresará al estado inicial.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Charla FIEC: #SSVEP_EEG Signal Classification based on #Emotiv EPOC #BC...Victor Asanza
Este trabajo presenta el diseño experimental para el registro de señales de electroencefalografía (EEG) en 20 sujetos sometidos a potenciales evocados visualmente en estado estable (SSVEP). Además, la implementación de un sistema de clasificación basado en las señales SSVEP-EEG de la región occipital del cerebro obtenidas con el dispositivo Emotiv EPOC.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ #FPGA Based Meteorological Monitoring StationVictor Asanza
In this paper, we propose to implement a meteorological monitoring station using embedded systems. This model is possible thanks to different sensors that enable us to measure several environmental parameters, such as i) relative humidity, ii) average ambient temperature, iii) soil humidity, iv) rain occurrence, and v) light intensity. The proposed system is based on a field-programmable gate array device (FPGA). The proposed design aims at ensuring highresolution data acquisition and at predicting samples with precision and accuracy in real-time. To present the collected data, we develop also a web application with a simple and friendly user interface.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SSVEP-EEG Signal Classification based on Emotiv EPOC BCI and Raspberry PiVictor Asanza
This work presents the experimental design for recording Electroencephalography (EEG) signals in 20 test subjects submitted to Steady-state visually evoked potential (SSVEP). The stimuli were performed with frequencies of 7, 9, 11 and 13 Hz. Furthermore, the implementation of a classification system based on SSVEP-EEG signals from the occipital region of the brain obtained with the Emotiv EPOC device is presented. These data were used to train algorithms based on artificial intelligence in a Raspberry Pi 4 Model B. Finally, this work demonstrates the possibility of classifying with times of up to 1.8 ms in embedded systems with low computational capacity.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2do ...Victor Asanza
Problema #1,2,3: (10%) El siguiente circuito es de un filtro paso banda. Los datos del circuito son los siguientes, R1 = 1K[Ω] y R2 = 1K[Ω]. ¿cuáles de las siguientes afirmaciones son correctas?
Problema #4,5,6: (10%) El siguiente bloque convertidor analógico digital (ADC) de 8 bits de resolución, se tiene un voltaje de referencia de 5Vcc. ¿cuáles de las siguientes afirmaciones son correctas?
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Problema #1 (x%). El siguiente es un Sistema Digital que tiene las señales ‘A’,’ B’, ‘C’ y ‘D’ como entradas de un bit; por otro lado, la señal ‘Y’ es una salida de un bit tal como se muestra en la siguiente imagen:
El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL:
Código GitHub:
https://github.com/vasanza/MSI-VHDL/blob/2021PAO1/ExamenParcial/ExamSD1_1.vhd
Realizar los siguientes desarrollos:
a) Usando mapas de karnaught y agrupamiento de minterms (SOP), simplificar la expresión booleana hasta obtener su minima expresión (x/2 %).
b) Utilizando puertas lógicas, graficar el circuito que represente a la ecuación simplificada en el literal anterior (x/2 %).
Problema #2 (x%). El siguiente es un Sistema Digital que tiene las señales ‘A’ y ‘B’ como entradas de dos bits; por otro lado, la señal ‘Y’ es una salida de dos bits tal como se muestra en la siguiente imagen:
El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL:
Código GitHub:
https://github.com/vasanza/MSI-VHDL/blob/2021PAO1/ExamenParcial/ExamSD1_2.vhd
Realizar los siguientes desarrollos:
a) Usando mapas de karnaught y agrupamiento de minterms (SOP), simplificar la expresión booleana hasta obtener su minima expresión de Y(1) = f(A(1),A(0),B(1),B(0)) y Y(0) = f(A(1),A(0),B(1),B(0)) (x/2 %).
b) Indicar con sus propias palabras el funcioamiento que realiza el sistemas digital propuesto (x/2 %).
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Proyectos propuestos basados en MSS:
VALOR MÍNIMO DE 3 NÚMEROS
VALOR MÁXIMO DE 3 NÚMEROS
VALOR PROMEDIO DE 4 NÚMEROS
CONTADOR UP EN GRAY
CONTADOR DOWN EN BCD
VALIDADOR DE CLAVE DE 3 DIGITOS
SUMADOR DE 3 NUMEROS BCD
VALIDADOR DE 3 NÚMEROS ASCENDENTES
VALIDADOR DE 3 NÚMEROS DESCENDENTE
VALIDADOR DE 3 NÚMEROS MULTIPLOS DE BASE 2
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Localización en ambiente de interiores basado en Machine Learning con r...Victor Asanza
Diseño de un método pasivo de ubicación de una persona en ambiente de interiores basado en aprendizaje automático con datos obtenidos a partir de enlaces de comunicaciones en la banda de 28 GHz
➡️ #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA
⭐ Para más contenido visita nuestro blog:
https://vasanza.blogspot.com/
Problema #1 (10%). El siguiente Sistema Digital permite resolver Mapas de Karnaugh de dos variables. Este sistema Digital tiene como entrada los cuatro valores presentes dentro del mapa y como salida tres Displays de 7 segmentos cátodo común que indiquen la resolución del mapa con la cantidad de grupos de uno, de dos y de cuatro. Este circuito siempre determina la resolución más eficiente, bajo la condición de que únicamente se tendrán valores de Ceros y Unos dentro del mapa;
Código VHDL de la pregunta: https://github.com/vasanza/MSI-VHDL/tree/2021PAE/ExamenFinal
Problema #2 (20%). El siguiente Sistema Digital funciona como una maquina secuencial modelo moore. Este sistema Digital tiene como entrada las señales: X0, X1, X2 y X3; y como salidas las señales: Q0 y Q1; tal como se presenta a continuación:
Hay que recordar que las maquinas secuenciales sincrónicas están conformadas por tres bloques principales: Decodificador de estados siguientes, memoria de estados y decodificador de salidas. El decodificador de estados siguientes se representa con los siguientes multiplexores:
Problema #3 (40%). El siguiente Sistema Digital funciona como una maquina secuencial modelo mealy. Este sistema Digital tiene como entrada la señal: A; y como salidas las señales: Q y P; tal como se presenta a continuación:
Hay que recordar que las maquinas secuenciales sincrónicas están conformadas por tres bloques principales: Decodificador de estados siguientes, memoria de estados y decodificador de salidas. La memoria de estados implementado con Flip-Flops tipo D, el decodificador de estados siguientes y de salidas implementado con multiplexores se representa a continuación:
La asignación de códigos de estado que deberá emplear es el siguiente:
Se le pide:
a) Completar los siguientes mapas de Karnaugh que describen el comportamiento de los decodificadores de salidas y de estados siguientes (20p).
b) Realizar el diagrama de estados completo que describe el funcionamiento de la maquina secuencial sincrónica, utilizando el siguiente formato: A / Q, P. (20p).
Problema #4 (30%). Utilizando el el registro universal 74194 en modo carga paralelo (S1=1 y S0=1), realizar el circuito que permita generar la siguiente secuencia:
Se le pide:
a) Completar la siguiente tabla de estados presentes y siguiente del registro universal 74194 (10P).
b) Determinar la expresión booleana de las entradas en paralelo A, B, C y D (10P).
c) Dibujar el circuito resultante utilizando puertas lógicas (no usar multiplexores) (10P).
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Un libro sin recetas, para la maestra y el maestro Fase 3.pdfsandradianelly
Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestr
Instrucciones del procedimiento para la oferta y la gestión conjunta del proceso de admisión a los centros públicos de primer ciclo de educación infantil de Pamplona para el curso 2024-2025.
1. vasanza 1
DISEÑO DE SISTEMAS DIGITALES
TALLER 1P (20 Puntos)
Fecha: 2019/11/14 II termino 2019-2020
Nombre: _________________________________________________ Paralelo: __________
1. (3.5%) Belwafi et Al., escribió el paper titulado “A Hardware/Software Prototype of EEG-based BCI
System for Home Device Control” en donde desarrolla un Brain Computer Interface (BCI) basado
en FPGA, como se muestra en la siguiente gráfica:
Fig. Arquitectura del sistema BCI
Fig. Flujo de diseño del sistema BCI
2. vasanza 2
La arquitectura se basa en la tecnología FPGA construida con el entorno Altera y herramientas integradas dedicadas
como: Qsys para los componentes de diseño de hardware y Eclipse para el desarrollo de software integrado. El
sistema integrado propuesto que incluye:
• La versión más rápida de Nios-II, caché de datos con un tamaño de 64 Kbytes y caché de instrucciones de 4
Kbytes.
• Un temporizador para medir el tiempo de ejecución, con contador de 32 bits y un tiempo de espera de 10
microsegundos.
• JTAG-UART para establecer comunicación entre Eclipse y la placa Stratix-IV.
• Memoria DDR2 con 1 GB de tamaño.
• DMA (Acceso directo a memoria) transfiere datos de la manera más eficiente posible, leyendo y escribiendo
datos en el espacio máximo asignado por la fuente o el destino.
• Memoria en chip con un tamaño de 4 KB para sincronizar la transferencia de datos entre el origen y el destino
a través de la interfaz DMA.
• PLL para la generación de reloj y el diseño del sistema de sincronización.
Referencia:
Belwafi, K., Ghaffari, F., Djemal, R., & Romain, O. (2017). A hardware/software prototype of EEG-based BCI system
for home device control. Journal of Signal Processing Systems, 89(2), 263-279.
Respuesta:
2. ¿Cuáles de las siguientes afirmaciones NO es la correcta correspondiente a las características
de softcore, firmcore, hardcore?
a) Descripción de comportamiento; típicamente en HDL o netlist y no depende de la tecnología.
b) Optimizados para una arquitectura; independiente de la tecnología y descripción estructural.
c) Descripción de comportamiento; dependiente de la tecnología y descripción física.
d) Todas las anteriores.
3. Indique el significado de MISD y MIMD.
a) Una instrucción, múltiples datos y múltiples instrucciones, un dato.
b) Múltiples instrucciones, un dato y una instrucción, un dato.
c) Múltiples instrucciones, un dato y múltiples instrucciones, múltiples datos.
d) Una instrucción, múltiples datos y múltiples instrucciones, múltiples datos.
3. vasanza 3
4. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in
ip variable y value of *ip variable
a) Value of i: 5, Value of i reference: 5, Value of d: 11.7, Value of d reference: 11.7
b) Value of i: 11.7, Value of i reference: 5, Value of d: 11.7, Value of d reference: 5
c) Value of i: 5, Value of i reference: 11.7, Value of d: 5, Value of d reference: 11.7
d) Value of i: 11.7, Value of i reference: 11.7, Value of d: 5, Value of d reference: 5
5. Completar la tabla comparativa de parámetros de arquitectura RISC vs CISC.
Parámetro RISC CISC
Ejecución de
instrucción
Modos de
direccionamiento
Duración de una
instrucción
Respuesta:
Parámetro RISC CISC
Ejecución de
instrucción
En paralelo Secuencial
Modos de
direccionamiento
Simple Complejo
Duración de una
instrucción
Un ciclo Muchos
ciclos
4. vasanza 4
6. Dada el siguiente código que calcula el valor promedio de una señal, indicar que cambio debe
realizar para obtener el valor RMS y seleccionar el valor que deberá imprimir luego de esta
modificación:
a) rms = (double(sum) / size)*1.205; RMS value is: 6.105
b) rms = (double(sum) / size)*1.11; RMS value is: 6.105
c) rms = (double(sum) / size)*1.205; RMS value is: 5.5
d) rms = (double(sum) / size)*1.11; RMS value is: 5.5
7. Seleccione las descripciones que son incorrectas de los bits del registro de control status en el
procesador NIOSii.
a) RSIE es el bit de activación de interrupción del conjunto de registros y NMI es el bit de modo de
interrupción enmascarable.
b) IL es el campo de nivel de interrupción y NMI es el byte de modo de interrupción enmascarable.
c) IL es el campo de nivel de interrupción y NMI es el bit de modo de interrupción enmascarable.
d) RSIE es el bit de control de interrupción del conjunto de registros e IL controla el nivel en que se
da interrupciones no enmascarables se da servicio.
e) Todas las anteriores.
8. Seleccione las afirmaciones incorrectas con respecto a los registros de control ienablestatus y
bstatus en el procesador NIOSii:
a) Contrrola el manejo de las interrupciones internas de software
b) Contiene una copia guardada del registro de estado durante el procesamiento de la excepción de interrupción
c) Contiene una copia guardada del registro de estado durante el preprocesamiento de la excepción de
interrupción
d) Contrrola el manejo de las interrupciones externas de hardware (registro ienable)
5. vasanza 5
9. Complete utilizando las opciones el siguiente cuadro comparativo entre HPS y FPGA de la
DE10-Standard:
Opciones:
• One user button and one user LED
• LTC 2x7 expansion header
• 128x64 dots LCD Module with Backlight
• Intel Cyclone® V SE 5CSXFC6D6F31C6N
device
• Serial configuration device – EPCS128
• USB-Blaster II onboard for programming;
JTAG Mode
• 925MHz Dual-core ARM Cortex-A9
MPCore processor
• 1GB DDR3 SDRAM (32-bit data bus)
• 4 push-buttons
• 10 slide switches
• 10 red user LEDs
• 1 Gigabit Ethernet PHY with RJ45 connector
• TV decoder (NTSC/PAL/SECAM) and TV-
in connector
• PS/2 mouse/keyboard connector
• IR receiver and IR emitter · One HSMC with
Configurable I/O standard 1.5/1.8/2.5/3.3
• One 40-pin expansion header with diode
protection
• A/D converter, 4-pin SPI interface with
FPGA
• Micro SD card socket
• Accelerometer (I2C interface + interrupt)
• UART to USB, USB Mini-B connector
• Four 50MHz clock sources from the clock
generator
• 24-bit CD-quality audio CODEC with line-
in, line-out, and microphone-in jacks
• VGA DAC (8-bit high-speed triple DACs)
with VGA-out connector
• Warm reset button and cold reset button
• 2-port USB Host, normal Type-A USB
connector
• 64MB SDRAM (16-bit data bus)
• Six 7-segment displays
HPS - Hw FPGA - Sw
Respuesta:
HPS - Hw FPGA - Sw
• 925MHz Dual-core ARM Cortex-
A9 MPCore processor
• 1GB DDR3 SDRAM (32-bit data
bus)
• 1 Gigabit Ethernet PHY with RJ45
connector
• 2-port USB Host, normal Type-A
USB connector
• Micro SD card socket
• Accelerometer (I2C interface +
interrupt)
• UART to USB, USB Mini-B
connector
• Warm reset button and cold reset
button
• One user button and one user LED
• LTC 2x7 expansion header
• 128x64 dots LCD Module with
Backlight
• Intel Cyclone® V SE 5CSXFC6D6F31C6N device
• Serial configuration device – EPCS128
• USB-Blaster II onboard for programming; JTAG Mode
• 64MB SDRAM (16-bit data bus)
• 4 push-buttons
• 10 slide switches
• 10 red user LEDs
• Six 7-segment displays
• Four 50MHz clock sources from the clock generator
• 24-bit CD-quality audio CODEC with line-in, line-out, and
microphone-in jacks
• VGA DAC (8-bit high-speed triple DACs) with VGA-out
connector
• TV decoder (NTSC/PAL/SECAM) and TV-in connector
• PS/2 mouse/keyboard connector
• IR receiver and IR emitter · One HSMC with Configurable I/O
standard 1.5/1.8/2.5/3.3
• One 40-pin expansion header with diode protection
• A/D converter, 4-pin SPI interface with FPGA
6. vasanza 6
10. Seleccione las afirmaciones incorrectas con respecto al módulo de depuración JTAG en el
procesador NIOSII:
a) Puede incluirse y excluirse en el procesador
b) NO Puede incluirse o excluirse en el procesador
c) Usa el Puerto JTAG del FPGA para comunicarse con el módulo de depuración
d) Se conecta a las señales fuera del procesador y tomar el control del mismo
e) Todas las anteriores
11. Completar el siguiente cuadro:
Taxonomía de Flynn Múltiples instrucciones Una instrucción
Múltiples datos MIMD SIMD
Un Dato MISD SISD
12. Seleccione las opciones incorrectas con respecto a los registros de control pteaddr y tlbacc en el
procesador:
a) Es usado para acceder a las entradas TLB y está disponible en sistemas con una MMU.
b) Guarda valores que el software leerá en una entrada TLB.
c) Guarda la dirección real de la tabla de las páginas del Sistema operative.
d) Es usado para acceder a las entradas ACC y está disponible en sistemas con una MMU.
13. Indique, cuáles de las siguientes afirmaciones son correctas de los registros de control ipending, cpuid
y exception:
a) Ipending: indica el valor de las señales de interrupción habilitadas dirigidas al procesador.
b) Cpuid: contiene un valor constante que usted define en el editor de parámetros del Procesador Nios II para
identificar de manera única cada procesador en un sistema multiprocesador.
c) Exception: El procesador Nios II / f proporciona información útil para el software del sistema para el
procesamiento de excepciones en los registros de excepción y badaddr cuando se produce una excepción.
14. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura
del bus AVALON:
• Opciones
o Avalon Switch Fabric
o UART
o LCD Display Driver
o Buttons, LEDs, etc.
o CompactFlash Interface
o Compact Flash
o Ethernet MAC/PHY
o SDRAM Controller
o JTAG Debug Module
o JTAG connection to software
debugger
o Flash Memory
o SRAM Memory
7. vasanza 7
15. (3.5%) Belwafi et Al., escribió el paper titulado “A novel embedded implementation based on adaptive
filter bank for brain-computer interface systems” en donde desarrolla un Brain Computer Interface
(BCI) basado en filtrado dinámico de señales EEG adquiridas desde un sistema OPENBCI basado en
FPGA, como se muestra en la siguiente gráfica:
Fig. Arquitectura del sistema BCI basado en filtro dinámico
Fig. Flujo de diseño del sistema BCI
8. vasanza 8
El sistema integra los siguientes componentes:
• La versión más rápida del caché de datos Nios-II, con un tamaño de 64 KB y un caché de instrucciones de 4 KB.
• Un temporizador para medir el tiempo de ejecución, con un contador de 32 bits, y el tiempo de espera es de 10
µs.
• JTAG UART para establecer comunicación entre Eclipse y la placa Stratix-IV.
• Memoria DDR2 con 1 GB de tamaño, conectada al diseño del sistema a través de un controlador DDR2.
• Acceso directo a memoria (DMA) para transferir datos de manera eficiente, leer y escribir datos en el espacio
máximo asignado por la fuente o el destino.
• Memoria en chip con un tamaño de 4 KB para sincronizar la transferencia de datos entre el origen y el destino a
través del Interfaz DMA.
• WOLA Windowing IP.
• GPIO (UART) para establecer la comunicación entre el FPGA y el sistema de adquisición (OpenBCI) para
validar el sistema EBCI de acuerdo con el enfoque en línea.
• El sistema utiliza un bloque PLL para poder generar diferentes rangos de frecuencias que necesitan los filtros.
Referencia:
Belwafi, K., Romain, O., Gannouni, S., Ghaffari, F., Djemal, R., & Ouni, B. (2018). An embedded implementation
based on adaptive filter bank for brain–computer interface systems. Journal of neuroscience methods, 305, 1-16.
RESPUESTA:
Diseño SoPC en las FPGAs