El microprocesador 8085 (1) tiene acceso a 64 KB de memoria, un bus de datos de 8 bits y varias líneas de entrada/salida para comunicación y manejo de interrupciones, (2) utiliza un oscilador de cristal simple para generar el reloj interno y multiplexa el bus de direcciones y datos, (3) incluye líneas como ALE, SO, S1 y IO/M para controlar el estado del bus y las operaciones de lectura/escritura.

1. MICROPROCESADOR 8085
El microprocesador 8085 fue creado en 1977 por INTEL. Sustituyo
al 8080 y simplemente se le añadieron unas pocas instrucciones
más.Este tiene acceso a 64 k de memoria, un Bus de Datos de 8
bits,4 interrupciones vectorizadas, dos patillas para comunicacion
serie, estado wait, aritmetica Decimal Binary y Doble Precision,
alimentacion simple a 5v., oscilador con un sencillo cristal, Bus
Direcciones multiplexado.
A8-A15(salidas tri-estado)
Bus de Direcciones; Eston son los 8 bits mas significativos del
bus,que seran triestado durante el modo Hold y Halt.
ADo AD7(Entrada/salida triestado)
Bus multiplexado Direcciones/Datos; Eston son los 8 bits del Bus de
Direcciones mas bajos, apareciendo en el bus durante el primer
ciclo de reloj. Durante el segundo y tercer ciclo de reloj apareceran
por aqui
el Bus de datos.Tambien durante el modo Hold y Halt son triestado.
ALE(salida)
Address Latch Enable: Esta en estado alto durante el primer ciclo
de reloj y habilita un latched que carga
la parte baja del Bus de Direcciones para los perifericos. ALE puede
usarse para la información del status
del microprocesador. ALE nunca es triestado.
SO, S1(salidas)
Estado del Bus de Datos.Codigos del status del bus en un ciclo:
S1 So
O O Parado
0 1 Escribe
1 0 Lee
1 1 Fetch
S1 puede ser usada como un avance del estado de la patilla R/W.
RD(salida triestado)
READ; indica que se esta leyendo la memoria o cualquier periferico
y el Bus de Datos esta preparado para la transferencia de
Datos.triestado durante Hold y Halt.

2. WR(salida triestado)
WRITE; indica que se edsta escribiendo en memoria o en cualquier
periferico.triestado durante Hold y Halt.
READY(entrada)
Si Ready esta a nivel alto durante un ciclo de lectura o escritura,
esta indicando que la memoria o los perifericos estan listos para
enviar o recibir datos. Si Ready esta a nivel bajo, la CPU entra en
un estado wait (espera) despues de completar el ciclo de lectura o
escritura que esta ejecutando.
HOLD(entrada)
HOLD; indica que otro sistema requiere el uso de los Buses de
Direcciones y Datos. La CPU, completa el ciclo maquina que esta
realizando y pone los buses a triestado. Internamente puede seguir
procesando. El procesador solo puede hacerse con los Buses solo
despues de que HOLD sea repuesta. Cuando el Hold es aceptado,
las Direcciones, Datos, RD, WR, y IO/M lineas estan en triestado.
HLDA (salida)
HOLD ACKNOWLEDGE; indica que la CPU a aceptado el estado
Hold y dejara los buses libres en el proximo ciclo de reloj. HLDA
pasa a nivel bajo despues de que Hold es repuesta a su estado
normal. La CPU toma los Buses despues de un ciclo de reloj de
que HLDA pasa a nivel bajo.
INTR(entrada)
INTERRUPT REQUEST; es usada como una interrupción general.
Si se activa, el contador de programa (PC) deja de incrementarse e
INTA es activada. Durante este ciclo las instrucciones RESTART o
CALL pueden ser insertadas para saltar en la rutina de interrupción.
La INTR es habilitada o deshabilitada por programa (software). Es
deshabilitada por un Reset e inmediatamente despues cualquier
interrupción puede ser aceptada.
INTA(salida)
INTERRUPT ACKNOWLEDGE(interrrpción aceptada); esta puede
ser usada para activar el 8259 o algun otra cosa.
RST 5.5
RST 6.5 - (entradas)
RST 7.5
RESTART INTERRUPTS; Estas son tres entradas que tienen una
duración similar a I NTR escepto que estas causan un reset interno
y son automaticamente insertadas.

3. RST 7.5 ~~ Mas prioridad
RST 6.5
RST 5.5 o Menos prioridad
Este es el orden de prioridad de estas interrupciones. Estas tienen
mas prioridad que la INTR.
TRAP(entrada)
Trap interrupt es una no enmascarable interrupción. Tiene una
duración similar a INTR. a esta no le afecta ninguna mascara o
habilitacion por software.Esta es la que mas prioridad tiene de
todas.
RESET IN(entrada)
Un Reset pone el contador de programa (PC) a cero y inicializa la
habilitación de interrupciones y los flipflops HLDA. Ningun flags o
registro(a excepción del registro de instrucciones) son afectados.
RESET OUT(salida)
Indica que la CPU esta comenzando un reset.Puede ser usada
como un reset del sistema.La señal esta sincronizada con el reloj
del procesador.
X1, X2 (entradas)
Cristal o red R/C para generar el reloj interno. X1 puede usarse
como entrada de reloj externol. La entrada de frecuencia es dividida
por 2 para saber la frecuencia interna en la que opera la CPU.
CLK(salida)
Salida de reloj para ser usada por el sistema. El periodo de CLK
esta sicronizado con el periodo de las entradas X1, X2 .
IO/M(salida)
IO/M indica que la lectura o escritura es en la memoria. Esta a
triestado durante el modo Hold y Halt.
SID(entrada)
Entrada Serie de datos. El dato de esta linea es cargado en el bit 7
del acumulador para ser tratado cuando se ejecuta la instrucción
RIM.
SOD(salida)
Salida Serie de datos. La salida SOD es uno o cero segun lo especifique la instrucción
SIM.