Resumen
RISC:
RISC es una filosofía de diseño de CPU para computadoras que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse.
Características
Modelo de conjunto de instrucciones Load/Store (Cargar/Almacenar).
Arquitectura no destructiva de tres direcciones.
Instrucciones simples.
Ausencia de microcódigo.
Ejecución en conductos (pipelined).
Ejecución en ciclos únicos.
Principios
1. Analizar las aplicaciones para encontrar las operaciones claves.
2. Diseñar un bus de datos que sea óptimo para esas operaciones claves.
3. Diseñar instrucciones que realicen las operaciones clave utilizando el bus de datos.
4. Agregar nuevas instrucciones sólo si no hacen más lenta a la máquina.
5. Repetir el proceso para otros recursos.
Multiproceso
Es el uso de dos o más procesadores (CPU) en una computadora para la ejecución de uno o varios procesos (programas corriendo).
El sistema en que la memoria está conectada a los nodos de proceso establece el primer nivel de distinción entre diferentes sistemas multiprocesador:
Multiprocesadores de memoria distribuida
El sistema en que la memoria está conectada a los nodos de proceso establece el primer nivel de distinción entre diferentes sistemas multiprocesador:
Multiprocesadores de memoria distribuida
Son sistemas con múltiples procesadores que comparten un único espacio de direcciones de memoria.
Memoria Caché
Los sistemas de memoria multinivel (caché) son un esfuerzo para evitar el número de peticiones realizadas por cada CPU al bus.
La forma en que la memoria es actualizada por los caches locales puede tener un gran impacto en las prestaciones de un sistema multiprocesador. Básicamente hay dos métodos:
Escritura continua: Requiere que todas las escrituras realizadas en el caché actualicen asimismo los datos de la memoria principal.
Copia posterior: En este caso, la CPU puede modificar la línea de caché sin necesidad de actualizar inmediatamente la memoria principal.
Hay dos métodos para mantener cada línea de caché idéntica a las demás:
1. Escritura radiada: Requiere que la CPU que modifica los datos compartidos actualice los otros caches, para lo cual escribe en el bus la dirección de los datos, y los datos mismos, de modo que todos los dispositivos interesados (otras CPU’s) los capturen.
2. Escritura invalidada: Impide a una CPU modificar los datos compartidos en su caché hasta que otros caches han invalidado sus copias.
La arquitectura RISC también cuenta con sus ventajas y desventajas y esto lo hacen que no sea una arquitectura perfecta.
