1. DISEÑO DE UN SINTETIZADOR DE FRECUENCIA
INTEGRADO PARA DVB-H EN TECNOLOGÍA
BiCMOS 0,35µm
AUTOR: D. DAILOS RAMOS VALIDO
TUTORES: Dr. FRANCISCO JAVIER DEL PINO SUÁREZ
Dr. SUNIL LALCHAND KHEMCHANDANI
TITULACIÓN: INGENIERO EN ELECTRÓNICA
FECHA: DICIEMBRE 2010

2. Índice
• Bloque I
 Introducción
 Estudio del sintetizador
 Objetivos
• Bloque II
 Diseño del comparador de fase
 Estudio del VCO
 Diseño del divisor rápido
 Diseño del divisor programable
 Diseño del filtro
 Diseño del sintetizador
• Bloque III
 Distribución de pads
 Layout del divisor programable de baja velocidad
 Layouts de los bloques del sintetizador
 Layout del sintetizador
• Bloque IV
 Conclusiones
 Presupuesto
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
2

3. Índice
• Bloque I
 Introducción
 Estudio del sintetizador
 Objetivos
• Bloque II
 Diseño del comparador de fase
 Estudio del VCO
 Diseño del divisor rápido
 Diseño del divisor programable
 Diseño del filtro
 Diseño del sintetizador
• Bloque III
 Distribución de pads
 Layout del divisor programable de baja velocidad
 Layouts de los bloques del sintetizador
 Layout del sintetizador
• Bloque IV
 Conclusiones
 Presupuesto
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
3

4. Introducción
 DVB-H
- Televisión en el móvil
- Adaptación del DVB-T a un entorno móvil
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
4

5. Introducción
 Canalización DVB-H
- Bandas IV y V de UHF (de 470 MHz a 862 MHz)
f c = 470 MHz + 4 MHz + ( N − 21) ⋅ 8MHz, N = 21,...,69
Banda fc Número de canal
(MHz) (MHz) (nch)
474 21
482 22
490 23
498 24
506 25
Bandas IV y … …
V de UHF … …
(470 - 862) … …
826 65
834 66
842 67
850 68
858 69
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
5

6. Introducción
 Sistema de radiofrecuencia
- Transmisor
- Receptor
TRANSMISOR
TRANSMISOR RECEPTOR
RECEPTOR
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
6

7. Introducción
 Sistema de radiofrecuencia
- Receptor
MIXER Q
VGA Filtro
Filtro ADC
EXT.
LNA PROCESADO
PROCESADO
LNA
BANDABASE
BANDABASE
MIXER I
VGA Filtro
Filtro ADC
90º
90º
Sintetizador
a diseñar
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
7

8. Introducción
 Arquitectura del receptor
- Conversión directa
I
LNA OL
90º
90º
Q OL
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
8

9. Estudio del sintetizador
 Síntesis de frecuencia genera una señal que se
puede escoger entre unos valores
 El método a utilizar es con un PLL y divisores de
frecuencia
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
9

10. Estudio del sintetizador
 PLL (Lazos enganchados en fase)
Kd F(s) Kv
DETECTOR
Φr DE FASE VCO Φo
Φo
Φo = Φr
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
10

11. Estudio del sintetizador
 Sintetizador
Φr Φo
DETECTOR
DE FASE VCO
Φo/N
Φo
N
Divisor
Φo = N• Φr
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
11

12. Estudio del sintetizador
 Configuraciones del sintetizador
- Con divisor programable - Con divisor fijo y programable
Φr DETECTOR
Φo Φr DETECTOR
Φo
DE FASE DE FASE
Φo/Np•Nf
Φo/N
Φo/Nf
Np Np Nf
- Con divisor de doble módulo - Con mezclador
Φr Φo Φo=Np• Φr+Φ1
Φr
DETECTOR
DE FASE DETECTOR
DE FASE
Φo/N
Np P/P+1
Np
A Φ1
A
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
12

13. Estudio del sintetizador
 Configuración elegida
- Sintetizador con divisor fijo rápido y divisor de doble módulo
DETECTOR
DE FASE
Np P/P+1 Nf
A
A
Divisor de
Divisor fijo
doble módulo
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
13

14. Estudio del sintetizador
 Frecuencias a generar
- VCO duplica banda UHF:
• (470 a 862 MHz)×2  940 a 1724 MHz
- Frecuencia estándar = frecuencia divisor por dos
Frecuencia para el
Frecuencia de
940 a 1724 MHz estándar DVB-H =
DETECTOR salida del
DE FASE Frecuencia de salida
sintetizador
del divisor rápido
fout (MHz)
fout/2 = fc (MHz)
Np P/P+1 /2
948 474
964 482
470 a 862 MHz 980
A
A (DVB-H)
490
… …
… …
… …
1684 842
1700 850
1716 858
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
14

15. Objetivos
 Diseñar un sintetizador integrado en tecnología
BiCMOS de 0,35µm de AMS para el estándar DVB-H
- Elementos a diseñar:
• Detector de fase
• Filtro
• Divisor rápido
• Divisor programable
- Elemento diseñado:
• VCO
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
15

16. Índice
• Bloque I
 Introducción
 Estudio del sintetizador
 Objetivos
• Bloque II
 Diseño del comparador de fase
 Estudio del VCO
 Diseño del divisor rápido
 Diseño del divisor programable
 Diseño del filtro
 Diseño del sintetizador
• Bloque III
 Distribución de pads
 Layout del divisor programable de baja velocidad
 Layouts de los bloques del sintetizador
 Layout del sintetizador
• Bloque IV
 Conclusiones
 Presupuesto
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
16

17. Diseño del comparador de fase
 Diferencia entre fases de entrada y proporcional a
la ganancia
Kd
Φr
Vd = Kd [Φr - Φv]
DETECTOR
DE FASE
Φv
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
17

18. Diseño del comparador de fase
 Comparador de fase/frecuencia + bomba de carga
- Comparador de fase/frecuencia
- Bomba de carga
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
18

19. Diseño del comparador de fase
 Comparador de fase/frecuencia + bomba de carga
- Comparador de fase/frecuencia
( Estado 10 ⇒ D )
Flanco de bajada de una señal
( Estado 01 ⇒ U )
Flanco de bajada de la otra señal ⇒ Estado 00
ESTAD D U
O
00 0 0
01 0 1
10 1 0
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
19

20. Diseño del comparador de fase
 Comparador de fase/frecuencia + bomba de carga
- Comparador de fase/frecuencia
I1
N
Ve
rf O T
U I1
N
UP
I2
N
I2
N O T
U
nn2
ad I1
N
O T
U
I3
N
X3 I2
N
nn3
ad
nn2
ad X5
X9
I1
N
O T
U
I2
N
I1
N
nn2
ad
X8
I2
N
O T
U
I3
N
I4
N
I1
N
O T
U
nn4
ad
X7
I2
N
nn2
ad
X0
1
I1
N
O T
U
I1
N
I2
N
D W
O N
Vin I2
N O T
U
nn2
ad
I1
N
O T
U I3
N
I2
N
X1
1
nn3
ad
nn2
ad X6
X4
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
20

21. Diseño del comparador de fase
 Comparador de fase/frecuencia + bomba de carga
- Bomba de carga
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
21

22. Diseño del comparador de fase
 Comparador de fase/frecuencia + bomba de carga
V C
_D
SC
R 1
V c .3
d =3
R
Vd
d
Pp
u
Pr
ot PD
F U1 Pp
u
Rf
e
Ms
o
R iG
S e D1
Po n
dw Pon
dw
Ip
c
Nm
u =1 G D
N
V
V U2
Pr
ot
D2 I
cp
Pr
ot C _m sig
P os e Nm
u =3
Vo
c P D o s e _d v e
F _m sig 2 e ic C ag p m 1
h re u p
Nm
u =2 X1
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
22

23. Diseño del comparador de fase
 Comparador de fase/frecuencia + bomba de carga
R su s e e t m o
ep et n lie p
a
4
rf
3
Ve
2
1
0
4
3
Vn
2
i
1
0 m1
4
0
0
0
0
0
3
Pp
.0
.2
.4
.6
.8
u
2 De
1 m 1
in e ( 1= 0 0
dp m ) .8 0
0 v(0 we _s e e y
s[ ::s e p iz( l F
D a
4
Pon
3
dw
2
1
0
-1
10
0 .u
0 0
.0 0
I P
_C
- 0 .u
10
-icp - 0 .u
20
- 0 .u
30
10
10
10
10
10
10
10
20
20
20
20
20
20
20
30
30
30
30
30
30
30
40
40
40
40
40
40
40
40
50
4
6
6
4
6
6
8
8
8
8
8
8
0
0
2
8
8
0
2
0
2
4
6
6
0
0
2
4
6
6
t e ne
im , sc
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
23

24. Diseño del comparador de fase
 Comparador de fase/frecuencia + bomba de carga
R su s e e t m o
ep et n lie p
a
4
rf
3
Ve
2
1
0
4
3
Vn
i 2
1
0
4
0
0
0
0
0
1
3
.0
.2
.4
.6
.0
.8
Pp
2 D ly
ea
u
1
m 1
0 in e ( 1 1 0
dp m ) .2 0
=
- 1 v(0 we _s eD l F c
s ::s e p iz( e yr
[ a a
3.5
Pon
3.0
dw
2.5
2.0
1.5
1.0
30
0 .u
20
0 .u
I P
_C
10
0 .u
icp 0 0
.0 0
- 0 .u
10
10
10
10
10
10
10
20
20
20
20
20
20
20
30
30
30
30
30
30
30
40
40
40
40
40
40
40
50
50
4
6
6
4
4
8
8
2
2
8
0
0
0
2
8
0
2
2
6
0
0
2
2
4
6
0
0
4
6
t e ne
im , sc
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
24

25. Diseño del comparador de fase
 Comparador de fase/frecuencia + bomba de carga
R su s e e t m o
ep et n lie p
a
4
rf
3
Ve
2
1
0
4
3
Vn
2
i
1
0 m1
4
0
0
0
0
0
1
3
.2
.4
.0
.6
.8
.0
Pp
u
2 D ly
ea F
1 m 1
in e ( 1 1 0
d pm ) .0 0
=
0 v(0 we _s e e yrc 1
s ::s e p iz( l F )
[ D a a -
4
Pon
dw
3
2
1
0
10
0 .u
I P
0 0
.0 0
_C
- 0 .u
10
icp=0 - 0 .u
20
10
10
10
10
10
10
10
20
20
20
20
20
20
20
30
30
30
30
30
30
30
40
40
40
40
40
40
40
40
50
2
0
0
0
4
4
6
8
2
4
4
6
8
8
0
2
2
4
6
8
8
0
2
2
4
4
6
8
8
0
t e ne
im , sc
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
25

26. Estudio del VCO
 Genera las frecuencias del oscilador local
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
26

27. Estudio del VCO
 Sub-bandas
- De 470 MHz a 862 MHz
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
27

28. Estudio del VCO
 Ruido de fase
- (-107) dBc/Hz para offset de 100KHz
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
28

29. Estudio del VCO
 Señal diferencial de salida
- (128,8 – 170) mV
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
29

30. Estudio del VCO
 Simulación VCO
N ed c nin a
ivle o tu
1 V 30.3 V
vc
c
9 .4 A
6 u
0 0
A A
- 6 um s
9 .4 p o 4
A
M5
P
wt u
t =1 m
o
l .3 u
=0 5 m
Q it n ed c n u
ua ivle o t a
r in
p e p d s r is t
us e e e d t o
in 11
.0 V
S ñ le a am d l a e
e ad s l
id o e d d l
a p r l d tt
aaa is a
s in s clk
VO
C f ce c s
r u n ia
e
0A
C
C1
3A a
04 V
.9 C .0 F
=1 p 9 .4 A
6 u
V Tn
_1 o e 0 0
A A
S C2
R 1 - 6 um s
9 .4 n o 4
A
V o r if l k m / 0 V
=p l ( f o A p ,9 )
aD C c 4 M4
N4
Fe =Co k rq
rq l Fe
c wt u
t =3 m
o
0A w u
=3 m
l .3 u
=0 5 m
V Tn
_1 o e n =1
g
S C4
R 1
V o r if l k m / 0 V
=p l ( f o A p ,9 )
aD C c 4 30
.3 V
Fe =Co k rq
rq l Fe
c vc
c
9 .4 A
6 u
0 0
A A
- 6 um s
9 .4 p o 4
A
M6
P
- .9 a
34V
wt u
t =1 m
o
l .3 u
=0 5 m
n =1
g
11
.0 V
c br
la
k
0A
C
C2
C .0 F
=1 p
9 .4 A
6 u
0 0
A A
- 6 um s
9 .4 n o 4
A
M4
N5
wt u
t =3 m
o
w u
=3 m
l .3 u
=0 5 m
n =1
g
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
30

31. Diseño del divisor rápido
 Frecuencia de funcionamiento muy elevada
 Capaz de dividir rango de frecuencias hasta 2 GHz
 Estructura basada en latch tipo D en modo CML
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
31

32. Diseño del divisor rápido
 Bloques que componen el divisor rápido:
- Buffer de RF
- Etapas latchs
- Buffer de salida
- Fuente de corriente interna
- Buffer adaptador al bloque divisor programable
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
32

33. Diseño del divisor rápido
 Bloques que componen el divisor rápido:
- Buffer de RF
E nIP A E I=( a( N H S ")vr N H S N )
q N H S _D F vr P A E - a( P A E ")
"I "I
E n U D A U E I=( a( U D A U E - a( U D A U E ")
q Q A R T R _D F vr A R T R ")vr A R T R N )
"Q "Q
S la d is r c n n a a irc V O
a s iv o / o e t d d e t C
id 2 r a
0.6
0.4
Q A R T R _DF
U D AU E I
0.2
N H S _DF
IP A E I
0.0
- .2
0
- .4
0
- .6
0
24 25 26 27 28 29 30 31 32 33
t e ne
im , s c
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
33

34. Diseño del divisor rápido
 Bloques que componen el divisor rápido:
1 2m
.2 A
- Buffer de RF
vc
c
R
Au tr iv l
j aN e
s R 7
d c nin a
e o tu R 0Om
=5 0 h
2 9V
.6
2 9V
.6
Au tr xus n
j a ec rio
s 6 22 9V 2 9V 2u
1 uA
.6 .6 6 A
1
d s la
ea id R R
R6 R5
R 0 0O m
=2 0 h R 0 0O m
=2 0 h
1 6V
.4 1 6V
.4
O T
U1 O T br
U 1a
1 1V
.0
c 6 2u
l 1 A
k 6 2u
1 A
- .5 p
0A4 A
1 7 .3m 7 .3m4p
3 V 3 - .5 0A
1V
- 1 um s
6 2 n o4
A - 1 u4
6 2o
n A
ms
M2
N3 M2N2
w t 7u
t =2 m
o w t 7u
t =2 m
o
w 7u
=2 m w 7u
=2 m
l .3 u
=0 5 m l .3 u
=0 5 m
VCO (128,8 mVpp) VCO(170 mVpp) n =1
g n =1
g
da C na t
rin o tc =t da C na t
rin o tc=t
S lad l C f neslaB f r F
aid e V O r t a
e id uf R
e S la e V O f neslaB f r F
a dlC r t a
id e id uf R
e s uc C na t 7 .3m s uc C na t
o re o tc=t 3 V o re o tc=t
2.5 1.8 1 1V
.0
c br
lak
1.6
2.0
O T b rV
O T b rV
1.4
U 1 a,
U 1 a,
c,V
c,V
1.5
k
k
l
l
1.2
E p j d c r ne
s e e or t
o ie 1 2rf
.2v A
me
1.0 I .2 m
=1 2 A
1.0 0A 0A
- .2 m m s
1 2 n o4
A
0.5 0.8 M1
N9
wt 8 u
t =1 0 m
o
2 .5
6 2 .0
7 2 .5
7 2 .0
8 2 .5
8 2 .0
9 2 .5
9 3 .0
0 3 .5
0 2 .5
8 2 .0
9 2 .5
9 3 .0
0 3 .5
0 3 .0
1 3 .5
1
w 8 u
=1 0 m
t ene
im , sc t e ne
im , sc l .7u
=0 m
n =1
g
da C na t
rin o tc=t
s uc C na t
o re o tc=t
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
34

35. Diseño del divisor rápido
 Bloques que componen el divisor rápido:
- Divisor entre dos con flip-flops en configuración master-slave
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
35

36. Diseño del divisor rápido
 Bloques que componen el divisor rápido:
- Divisor entre dos con flip-flops en configuración master-slave
• Latch tipo D en modo CML
DISEÑO DE UN SINTETIZADOR DE FRECUENCIA INTEGRADO
PARA DVB-H EN TECNOLOGÍA BiCMOS 0,35µm
36