Este documento describe el diseño de un mezclador para televisión digital vía satélite DVB-SH basado en convertidores de corriente en tecnología CMOS 90 nm. Presenta el estándar DVB-SH, realiza un análisis teórico de mezcladores de frecuencias y convertidores de corriente, y describe el diseño del circuito del mezclador incluyendo la optimización de parámetros. El objetivo final es integrar el mezclador diseñado en el receptor de RF para aplicaciones DVB-SH.
Diseño de un modulador Sigma-Delta en Tiempo Continuo para un PLL N-Fraccion...
Diseño de un Mezclador para Televisión Digital Vía Satélite DVB-SH basado en Convertidores de Corriente en Tecnología CMOS 90 nm
1. Escuela de Ingeniería de Telecomunicación y Electrónica
Tutores: Dr. Francisco Javier del Pino Suárez
D. Hugo García Vázquez
Autor: D. Víctor David Pérez Pérez
Titulación: Ingeniería Técnica de
Telecomunicación, Sistemas Electrónicos
Fecha: Diciembre de 2012
Diseño de un Mezclador para Televisión
Digital Vía Satélite DVB-SH basado en
Convertidores de Corriente en Tecnología
CMOS 90 nm
2. ESTRUCTURA DEL PROYECTO
22
ANÁLISIS TEÓRICO DEL CIRCUITO:
• MEZCLADOR DE FRECUENCIAS
• CONVERTIDORES DE CORRIENTE
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
CONCLUSIONES
PRESUPUESTO
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
3. ESTRUCTURA DEL PROYECTO
33
ANÁLISIS TEÓRICO DEL CIRCUITO:
• MEZCLADOR DE FRECUENCIAS
• CONVERTIDORES DE CORRIENTE
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
CONCLUSIONES
PRESUPUESTO
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
7. ESTRUCTURA DEL PROYECTO
77
ANÁLISIS TEÓRICO DEL CIRCUITO:
• MEZCLADOR DE FRECUENCIAS
• CONVERTIDORES DE CORRIENTE
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
CONCLUSIONES
PRESUPUESTO
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
8. OBJETIVOS
8
• Diseño de un Mezclador para Televisión Digital Vía Satélite DVB-SH
basado en Convertidores de Corriente en Tecnología CMOS 90 nm.
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
TECNOLOGÍA UMC 90 nm
9. ESTRUCTURA DEL PROYECTO
99
ANÁLISIS TEÓRICO DEL CIRCUITO:
• MEZCLADOR DE FRECUENCIAS
• CONVERTIDORES DE CORRIENTE
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
CONCLUSIONES
PRESUPUESTO
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
11. ARQUITECTURA DEL SISTEMA
11
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
• Componente satelital: para cubrir extensas áreas que no posean repetidores terrestres que
puedan dar cobertura al usuario.
• Componente terrestre: cobertura satelital no disponible (interiores o zonas rodeadas por
grandes edificios).
13. CATEGORÍA DE LOS RECEPTORES
13
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
• CATEGORÍA 1: terminales montados en automóviles
• CATEGORÍA 2: dispositivos portátiles de TV
- Pantalla grande (>10”) alimentados mediante baterías o a través de la red eléctrica.
- De bolsillo (handheld) alimentados mediante baterías.
• CATEGORÍA 3: dispositivos de bolsillo con teléfono móvil/módem integrado
14. CATEGORÍA DE LOS RECEPTORES
14
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
Arquitectura del Receptor de Categoría 3
15. ARQUITECTURA DEL RECEPTOR
15
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
ESPECIFICACIONES DEL CABEZAL
DEL RECEPTOR DE RF
LNA
Mixer I
Pre-Select
Filter
Base Band
ADC
ADC
Base Band
Mixer Q
TO BASESBAND
PROCESSING
90º
Synthesizer
RF Front-End
DVB-SH Front-End
DVB-SH Implementation Guidelines
Arquitectura CERO-IF
Sensibilidad -112.55 dBm
Figura de Ruido 3 dB
Máxima Ganancia 92.55 dB
Rango Dinámico 86.05 dB
Máximo Nivel de
entrada
-25 dBm
CNR máximo 11.2 dB
BW del canal 8 MHz
IIP3 -0.17 dBm
ACS 60 dB
16. ESTRUCTURA DEL PROYECTO
1616
ANÁLISIS TEÓRICO DEL CIRCUITO:
• MEZCLADOR DE FRECUENCIAS
• CONVERTIDORES DE CORRIENTE
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
CONCLUSIONES
PRESUPUESTO
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
17. ESTRUCTURA DEL PROYECTO
1717
ANÁLISIS TEÓRICO DEL CIRCUITO:
• MEZCLADOR DE FRECUENCIAS
• CONVERTIDORES DE CORRIENTE
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
CONCLUSIONES
PRESUPUESTO
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
18. TEORÍA DE LOS MEZCLADORES
18
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• El mezclador traslada la señal de entrada a un rango de frecuencias
diferente, sin modificar las características de la señal.
VLO
VLO
VRF VIF
• Los mezclador se clasifican según su rango de trabajo en:
- Up-conversion
- Down-conversion
19. • Ganancia de Conversiónde conversión
• Figura de ruido
• Linealidad
• Aislamiento
VLO
VRF VIF
PARÁMETROS DEL MEZCLADOR
19
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
20. • Basados en sistemas no-lineales
-Menor rendimiento.
-RF y LO no están aisladas.
-Elevado número de componentes
espectrales.
TIPOS DE MEZCLADORES
20
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
21. • Basados en multiplicadores
TIPOS DE MEZCLADORES
21
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
-Mezclador simple-balanceado
-Mezclador doble-balanceado
(Célula de Gilbert)
22. • Mezcladores pasivos con Amplificadores Operacionales
TIPOS DE MEZCLADORES
22
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
Vo R. ID1 ID2
Vo R. ID3 ID4
Vout Vo Vo R. ID1 ID2 ID3 ID4
23. TIPOS DE MEZCLADORES
23
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Mezcladores pasivos basados en Convertidores de Corriente
24. ESTRUCTURA DEL PROYECTO
2424
ANÁLISIS TEÓRICO DEL CIRCUITO:
• MEZCLADOR DE FRECUENCIAS
• CONVERTIDORES DE CORRIENTE
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
CONCLUSIONES
PRESUPUESTO
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
25. CONVERTIDORES DE CORRIENTE
25
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Current Conveyor de primera generación
z
x
y
z
x
y
V
I
V
I
V
I
010
001
010
Nodos del CCI Nivel de impedancia
X Bajo (idealmente 0)
Y Bajo (idealmente 0)
Z Alto (idealmente )
26. CONVERTIDORES DE CORRIENTE
26
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Modelos implementados con CCIs
Convertidor de V-I
(Transconductor)
Convertidor de I-V
(Transimpedancia)
Convertidor de impedancia
negativa diferencial
27. CONVERTIDORES DE CORRIENTE
27
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Current Conveyor de segunda generación
Nodos del CCII Nivel de impedancia
X Bajo (idealmente 0)
Y Alto (idealmente )
Z Alto (idealmente )z
x
y
z
x
y
V
I
V
I
V
I
010
001
000
30. CONVERTIDORES DE CORRIENTE
30
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Modelos implementados con CCIIs
Fuente de tensión controlada
por tensión
Fuente de corriente controlada
por corriente
Fuente de corriente controlada
por tensión
Fuente de tensión controlada
por corriente
31. CONVERTIDORES DE CORRIENTE
31
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Amplificador de transimpedancia basado en CC
-Fuente de tensión controlada
por corriente (CCVS)
-Etapa de entrada asimétrica
-Etapa de salida clase AB
32. ESTRUCTURA DEL PROYECTO
3232
ANÁLISIS TEÓRICO DEL CIRCUITO:
• MEZCLADOR DE FRECUENCIAS
• CONVERTIDORES DE CORRIENTE
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
CONCLUSIONES
PRESUPUESTO
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
33. TOPOLOGÍA DEL CIRCUITO
33
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Amplificador de transimpedancia basado en CC
34. DISEÑO A NIVEL DE ESQUEMÁTICO
34
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Optimización de las tensiones de polarización
0,5 1,0 1,5 2,0 2,5 3,0
-12
-10
-8
-6
-4
-2
0
2
4
6
8
10
12
14
16
18
CG(dB)
Frecuencia de RF (GHz)
VLO
0V
0.2V
0.4V
0.6V
0.8V
1V
0,5 1,0 1,5 2,0 2,5 3,0
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52
54
56
NF(dB)
Frecuencia de RF (GHz)
VLO
0V
0.2V
0.4V
0.6V
0.8V
1V
35. DISEÑO A NIVEL DE ESQUEMÁTICO
35
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Optimización de las tensiones de polarización
0,5 1,0 1,5 2,0 2,5 3,0
-100
-80
-60
-40
-20
0
20
CG(dB)
Frecuencia de RF (GHz)
VRF
0V
0.2
0.4
0.6
0.8
1
0,5 1,0 1,5 2,0 2,5 3,0
20
30
40
50
60
70
80
90
100
110
120
NF(dB)
Frecuencia de RF (GHz)
VRF
0V
0.2V
0.4V
0.6V
0.8V
1V
36. DISEÑO A NIVEL DE ESQUEMÁTICO
36
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Optimización del núcleo del Convertidor de Corriente
0,5 1,0 1,5 2,0 2,5 3,0
16,3
16,4
16,5
16,6
16,7
16,8
16,9
17,0
17,1
17,2
17,3
CG(dB)
Frecuencia de RF (GHz)
úcleo
1u
2u
3u
4u
5u
6u
7u
8u
0,5 1,0 1,5 2,0 2,5 3,0
23,10
23,15
23,20
23,25
23,30
23,35
23,40
23,45
23,50
23,55
23,60
23,65
23,70
23,75
NF(dB)
Frecuencia de RF (GHz)
Núcleo
1u
2u
3u
4u
5u
6u
7u
8u
Núcleo
37. DISEÑO A NIVEL DE ESQUEMÁTICO
37
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Ajuste de las corrientes de polarización
38. DISEÑO A NIVEL DE ESQUEMÁTICO
38
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Ajuste de las corrientes de polarización: ipol1
0,5 1,0 1,5 2,0 2,5 3,0
14,4
14,6
14,8
15,0
15,2
15,4
15,6
15,8
16,0
16,2
16,4
16,6
16,8
17,0
17,2
17,4
17,6
17,8
CG(dB)
Frecuencia de RF (GHz)
ipol1
3u
4u
5u
6u
7u
8u
9u
10u
0,5 1,0 1,5 2,0 2,5 3,0
20
22
24
26
28
30
32
34
NF(dB)
Frecuencia de RF (GHz)
ipol1
2u
3u
4u
5u
6u
7u
8u
9u
10u
39. DISEÑO A NIVEL DE ESQUEMÁTICO
39
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Ajuste de las corrientes de polarización: ipol2
0,5 1,0 1,5 2,0 2,5 3,0
2
4
6
8
10
12
14
16
18
CG(dB)
Frecuencia de RF (GHz)
ipol2
1u
2u
3u
4u
5u
6u
7u
8u
9u
10u
0,5 1,0 1,5 2,0 2,5 3,0
24
26
28
30
32
34
NF(dB)
Frecuencia de RF (GHz)
ipol2
1u
2u
3u
4u
5u
6u
7u
8u
9u
10u
ipol1=7 µA
ipol2 = 10 µA
40. DISEÑO A NIVEL DE ESQUEMÁTICO
40
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Optimización de la etapa de salida: ωAB
0,5 1,0 1,5 2,0 2,5 3,0
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
CG(dB)
Frecuencia de RF (GHz)
AB
0.5u
1.5u
2.5u
3.5u
4.5u
5.5u
6.5u
7.5u
8.5u
0,5 1,0 1,5 2,0 2,5 3,0
21,6
21,8
22,0
22,2
22,4
22,6
22,8
23,0
23,2
23,4
23,6
23,8
NF(dB)
Frecuencia de RF (GHz)
AB
0.5u
1.5u
2.5u
3.5u
4.5u
5.5u
6.5u
7.5u
8.5u
41. DISEÑO A NIVEL DE ESQUEMÁTICO
41
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Optimización de la etapa de salida: ωAB1
0,5 1,0 1,5 2,0 2,5 3,0
-4
-2
0
2
4
6
8
10
12
14
16
18
CG(dB)
Frecuencia de RF (GHz)
AB1
0.5u
1.5u
2.5u
3.5u
4.5u
5.5u
6.5u
7.5u
8.5u
0,5 1,0 1,5 2,0 2,5 3,0
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
NF(dB)
Frecuencia de RF (GHz)
AB1
0.5u
1.5u
2.5u
3.5u
4.5u
5.5u
6.5u
7.5u
8.5u
42. DISEÑO A NIVEL DE ESQUEMÁTICO
42
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Unión de los dos Convertidores de Corriente
43. DISEÑO A NIVEL DE ESQUEMÁTICO
43
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Circuito completo del Mezclador basado en Convertidores de Corriente
44. DISEÑO A NIVEL DE ESQUEMÁTICO
44
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Simulaciones finales del diseño a nivel de esquemático
0,5 1,0 1,5 2,0 2,5 3,0
12,8
13,0
13,2
13,4
13,6
13,8
14,0
Ganancia(dB)
Frecuencia de Rf (GHz)
convgain
0,5 1,0 1,5 2,0 2,5 3,0
24,4
24,6
24,8
25,0
25,2
25,4
25,6
25,8
26,0
26,2
26,4
NF
Figuraderuido(dB)
Frecuencia de RF (GHz)
-120 -100 -80 -60 -40 -20 0 20
-240
-220
-200
-180
-160
-140
-120
-100
-80
-60
-40
-20
0
20
Fundamen.
IM3
POUT
(dB)
PIN
(dB)
45. DISEÑO A NIVEL DE LAYOUT
45
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
•Tecnología UMC 90 nm para SM/RF
•1 capa de poli-silicio
•9 capas de metal
VIA1
Contacto
Poly Poly
M1 M1M1
M2M2M2
M3
M4
M5
M6
M7
M8
M3
M5
M6
M7
M8
M3
M4
M5
M6
M7
M8
M9M9
Al-pad
VIA2VIA3VIA4VIA5VIA6VIA7VIA8
M4
46. DISEÑO A NIVEL DE LAYOUT
46
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• De forma modular para un mejor manejo a la hora de diseñar y facilitar la
detección de errores:
-Etapa de mezclado
-Etapa de amplificación
-Núcleo del CCII
-Fuentes de corriente
-Etapa de salida
47. DISEÑO A NIVEL DE LAYOUT
47
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
Bloque a nivel de layout
DRC
LVS
QRC
Sim. Extraído vs
Sim. Esquemático
Diseño completo
Si
Si
Si
No
No
No
48. DISEÑO A NIVEL DE LAYOUT
48
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
1.Mixer
5a.
Clase
AB
5b.
Clase
AB
3.Fuentes
NMOS
2.Fuentes PMOS
4.Núcleo CCII
49. DISEÑO A NIVEL DE LAYOUT
49
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Simulaciones post-layout
0,5 1,0 1,5 2,0 2,5 3,0
12,0
12,2
12,4
12,6
12,8
13,0
13,2
Ganancia(dB)
Frecuencia de RF (GHz)
convgain
0,5 1,0 1,5 2,0 2,5 3,0
25,0
25,2
25,4
25,6
25,8
26,0
26,2
26,4
26,6
26,8
FiguradeRuido(dB)
Frecuencia de RF (GHz)
NF
50. ESTRUCTURA DEL PROYECTO
5050
ANÁLISIS TEÓRICO DEL CIRCUITO:
• MEZCLADOR DE FRECUENCIAS
• CONVERTIDORES DE CORRIENTE
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
CONCLUSIONES
PRESUPUESTO
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
51. INTEGRACIÓN EN EL RECEPTOR DE RF
51
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
Single-to-Differential
Converter
LNA
Mixer I
Pre-Select
Filter
Base Band
ADC
ADC
Base Band
Mixer Q
TO BASESBAND
PROCESSING
90º
Synthesizer
RF Front-End
DVB-SH Front-End
52. INTEGRACIÓN EN EL RECEPTOR DE RF
52
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Esquemático completo del Receptor de RF para DVB-SH
53. INTEGRACIÓN EN EL RECEPTOR DE RF
53
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
OUT-
V- IO1 VBIAS GND
IN
GND
V+
IO3
GND
IO3
LO-GNDLO+
Layout
IO2
GND
OUT+
• Distribución de los pads de medida
54. INTEGRACIÓN EN EL RECEPTOR DE RF
54
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Layout del Receptor para DVB-SH basado en Convertidores de Corriente
Área del chip excluyendo pads: 0.26 mm x 0.13 mm
Área del chip incluyendo pads: 0.904385 mm x 0.59 mm
55. INTEGRACIÓN EN EL RECEPTOR DE RF
55
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Simulaciones post-layout
1 2 3 4 5 6 7 8 9 10
-20
-18
-16
-14
-12
-10
-8
-6
-4
-2
0
S11(dB)
Frequency (GHz)
S11
1,8 1,9 2,0 2,1 2,2 2,3 2,4 2,5
0
5
10
15
20
25
30
CG(dB)
Frequency (GHz)
CG
56. INTEGRACIÓN EN EL RECEPTOR DE RF
56
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Simulaciones post-layout
1,8 1,9 2,0 2,1 2,2 2,3 2,4 2,5
0
2
4
6
8
10
12
14
16
18
20
NF(dB)
Frequency (GHz)
NF
-120 -100 -80 -60 -40 -20 0 20
-160
-140
-120
-100
-80
-60
-40
-20
0
20
POUT(dBm)
PIN(dBm)
Fundamen.
IM3
57. INTEGRACIÓN EN EL RECEPTOR DE RF
57
ANÁLISIS TEÓRICO DEL CIRCUITO
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
• Resultados del Receptor de RF para DVB-SH
58. ESTRUCTURA DEL PROYECTO
5858
ANÁLISIS TEÓRICO DEL CIRCUITO:
• MEZCLADOR DE FRECUENCIAS
• CONVERTIDORES DE CORRIENTE
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
CONCLUSIONES
PRESUPUESTO
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
59. CONCLUSIONES
59
• Se ha diseñado un Mezclador para DVB-SH basado en Convertidores de
Corriente en Tecnología CMOS 90 nm.
• Herramientas de diseño: Cadence, ADS y Dynamic Link.
• Sistemas de RF y diseño de Circuitos Integrados.
• Tecnología UMC 90 nm para SM/RF, reglas de diseño, técnicas de layout.
• Circuito con área y consumo de potencia reducidos.
CONCLUSIONES
PRESUPUESTO
60. CONCLUSIONES
60
• Integración del mezclador pasivo basado en convertidores de corriente en la
cadena de recepción.
• Se ha publicado un artículo en un congreso internacional basado en este
trabajo, titulado “An RF receiver based on current conveyors for DVB-SH” , en el
XXVII Conference on Design of Circuits and Integrated Systems 2012 (november
2012, avignon, francia).
• Fabricación y medida del circuito.
• Integración con los otros bloques (sintetizador, banda base, parte digital, etc)
del receptor de televisión digital.
CONCLUSIONES
PRESUPUESTO
61. ESTRUCTURA DEL PROYECTO
6161
ANÁLISIS TEÓRICO DEL CIRCUITO:
• MEZCLADOR DE FRECUENCIAS
• CONVERTIDORES DE CORRIENTE
DISEÑO DEL CIRCUITO
INTEGRACIÓN EN EL RECEPTOR DE RF
CONCLUSIONES
PRESUPUESTO
INTRODUCCIÓN
OBJETIVOS
ESTÁNDAR DVB-SH
63. Escuela de Ingeniería de Telecomunicación y Electrónica
Tutores: Dr. Francisco Javier del Pino Suárez
D. Hugo García Vázquez
Autor: D. Víctor David Pérez Pérez
Titulación: Ingeniería Técnica de
Telecomunicación, Sistemas Electrónicos
Fecha: Diciembre de 2012
Diseño de un Mezclador para Televisión
Digital Vía Satélite DVB-SH basado en
Convertidores de Corriente en Tecnología
CMOS 90 nm