SlideShare una empresa de Scribd logo
1 de 2
UNIVERSAD POLITECNICA SALESIANA jortizcm@est.ups.edu.ec, esalinasv1@est.ups.edu.ec
Walsh y PN
Jose Ortiz jortizcm@est.ups.edu.ec,
Erik Salinas esalinasv1@est.ups.edu.ec
Abstract: The following paper shows how to
obtain the Walsh and PN codes
I. Introduccion
La multiplexación por división de código,acceso
múltiple por división de código o CDMA (del
inglés Code Division Multiple Access) es un
término genérico para varios métodos de
multiplexación o control de acceso al medio
basados en la tecnología de espectro expandido.
II. Desarrollo
a. Generacion de Codigos Walsh
Son secuencias ortogonales que cuentas con una
correlacion de cruce de cero entre ellas. Un
código Walsh de longitud n consiste en una
matriz n por n, donde cada fila y columna es un
código Walsh.
𝑊1 = (0)
𝑊2𝑛 =
𝑊𝑛 𝑊𝑛
𝑊𝑛
𝑊𝑛
→
Donde n es una potencia de 2 y 𝑊𝑛 es el inverso
de 𝑊𝑛 asi un ejemplo
𝑊2𝑛 =
0 0
0 1
𝑊4 =
0 0 0 0
0
0
0
1 0 1
0 1 1
1 1 0
A partir de la fila o columna 0 obtenemos un
Codigo Walsh, observando que en ambas se
encuentra la secuencia 000, de igual forma en la
fila y columna 1 se cuenta con la misma
secuencia, siendo esta 0101. Siguiendo este
patrón se obtienen los códigos Walsh.
b. Generacion de Codigos PN
Las secuencias de esparcimiento no son
aleatorias sino son secuencias periódicas
determinísticas que pueden ser generadas con
registros de retraso lineal de retroalimentación
(LFSR).
Un FSR consiste de varias memorias de estado
consecutivas donde las secuencias binarias son
almacenadas y desplazadas a través de registros
de corrimiento después de un ciclo de reloj.
𝐵 𝑛 = 𝐴0 𝐵0 ⊕ 𝐴1 𝐵1 ⊕ … .⊕ 𝐴 𝑛−1 𝐵 𝑛−1
Esta ecuacion se puede ilustrar asi
1Ilustracion
Como EJEMPLO se da en la figura la
implementación de un LFSR de 4 bits que
corresponde a la Ecuacion 𝐵3 = 𝐵0 ⊕ 𝐵1
2Ilustracion
En la tabla siguiente se presenta la generación de
una secuencia de FLSR correspondiente a 𝐵3 =
𝐵0 ⊕ 𝐵1
Tabla 3 Secuencia FLSR
Estado 𝐵3 𝐵2 𝐵1 𝐵0 𝐵0
⊕ 𝐵1
Salida
0 1 0 0 0 0 0
1 0 1 0 0 0 0
2 0 0 1 0 1 0
3 1 0 0 1 1 1
4 1 1 0 0 0 0
5 0 1 1 0 1 0
6 1 0 1 1 0 1
7 0 1 0 1 1 1
8 1 0 1 0 1 0
9 1 1 0 1 1 1
10 1 1 1 0 1 0
UNIVERSAD POLITECNICA SALESIANA jortizcm@est.ups.edu.ec, esalinasv1@est.ups.edu.ec
11 1 1 1 1 0 1
12 0 1 1 1 0 1
13 0 0 1 1 0 1
14 0 0 0 1 1 1
15=0 1 0 0 0 0 0
En este ejemplo se esta considerando un estado
inicial de 1000(𝐵3 = 1, 𝐵2 = 0, 𝐵1 = 0, 𝐵0 = 0),
siendo la salida el valor del bit en el registro 𝐵0,
(0 en este momento). Mientras que el resultado
de 𝐵0 ⊕ 𝐵1 (0 en este momento), será el valor de
la entrada en el registro 𝐵3 después de realizarse
un corrimiento de bits en los registros. Despues
de esto el valor de cada uno será 0.
Este procedimiento se debe realizar hasta que el
valor inicial sea 1000 nuevamente.
Se observa que en un LFSR su salida periódica
con un periodo máximo de 𝑁 = 2 𝑛
− 1
generando secuencias llamadas secuencias
máximas.
En nuestro ejemplo tenemos los corrimientos
000100110101111 con un periodo 𝑁 = 24
−
1 = 15.
Con la siguiente tabla muestra las secuencias
dependiendo del estado inical en el LFSR para la
ecuación 𝐵3 = 𝐵0 ⊕ 𝐵1
Tabla 4 Secuencias segun el estado inicial
Los LFSR son fáciles de implementar
físicamente y alcanzar altas velocidades por lo
que se requiere una tasa alta de transmisión de
datos alteatorios.
III. Conclusiones
Se a concluido que las secuencias PN son
aleatorias e impredecibles
Para obtener la aleatoriedad son tomados en
cuenta las distribución uniforme, la
independencia, la correlación y la auto
correlación.
Se a notado que CDMA optimiza el uso del
espectro de frecuencias al poder en una sola
portadora enviar información a varios usuarios

Más contenido relacionado

Similar a Walsh y pn

Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwaremaria_amanta
 
Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareMariel Nuñez
 
Codificación Convolucional, Decodificador de Viterbi y Turbo Código
Codificación Convolucional, Decodificador de Viterbi y Turbo CódigoCodificación Convolucional, Decodificador de Viterbi y Turbo Código
Codificación Convolucional, Decodificador de Viterbi y Turbo CódigoOscar Javier Jimenez Revelo
 
Sesion N 3 Ramirez
Sesion N 3 RamirezSesion N 3 Ramirez
Sesion N 3 Ramirezforevervicux
 
Sistemas electronicos digitales
Sistemas electronicos digitalesSistemas electronicos digitales
Sistemas electronicos digitalesFrancesc Perez
 
Diagrama de bloques y señaes y ft
Diagrama de bloques y señaes y ftDiagrama de bloques y señaes y ft
Diagrama de bloques y señaes y ftAlex Guetta Mendoza
 
Das wissen von morgen (revista)
Das wissen von morgen (revista)Das wissen von morgen (revista)
Das wissen von morgen (revista)Danfuhr26
 
555 modo astable
555 modo astable555 modo astable
555 modo astablefalkatruan
 
Electrónica digital: Tema 6 Teoría de autómatas síncronos
Electrónica digital: Tema 6 Teoría de autómatas síncronosElectrónica digital: Tema 6 Teoría de autómatas síncronos
Electrónica digital: Tema 6 Teoría de autómatas síncronosSANTIAGO PABLO ALBERTO
 
Compuertas logicas emiliano lety gerardo
Compuertas logicas emiliano lety gerardoCompuertas logicas emiliano lety gerardo
Compuertas logicas emiliano lety gerardoFernando Galaviz
 
Haz una tabla estadística con los datos sobre.pptx
Haz una tabla estadística con los datos sobre.pptxHaz una tabla estadística con los datos sobre.pptx
Haz una tabla estadística con los datos sobre.pptxAlvaroMoreno166329
 
Contador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo DContador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo DCristian Rodriguez
 
Divisor de frecuencia
Divisor de frecuenciaDivisor de frecuencia
Divisor de frecuenciaquiqueperu
 
Criptosistemas de cifrado en flujo
Criptosistemas de cifrado en flujoCriptosistemas de cifrado en flujo
Criptosistemas de cifrado en flujoCalzada Meza
 
Montaje de Circuitos Electronicos
Montaje de Circuitos ElectronicosMontaje de Circuitos Electronicos
Montaje de Circuitos Electronicoskratosjys
 

Similar a Walsh y pn (20)

Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardware
 
Tema4 lógica secuencial
Tema4 lógica secuencialTema4 lógica secuencial
Tema4 lógica secuencial
 
Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardware
 
Codificación Convolucional, Decodificador de Viterbi y Turbo Código
Codificación Convolucional, Decodificador de Viterbi y Turbo CódigoCodificación Convolucional, Decodificador de Viterbi y Turbo Código
Codificación Convolucional, Decodificador de Viterbi y Turbo Código
 
Sesion N 3 Ramirez
Sesion N 3 RamirezSesion N 3 Ramirez
Sesion N 3 Ramirez
 
Sistemas electronicos digitales
Sistemas electronicos digitalesSistemas electronicos digitales
Sistemas electronicos digitales
 
Diagrama de bloques y señaes y ft
Diagrama de bloques y señaes y ftDiagrama de bloques y señaes y ft
Diagrama de bloques y señaes y ft
 
Das wissen von morgen (revista)
Das wissen von morgen (revista)Das wissen von morgen (revista)
Das wissen von morgen (revista)
 
Clase 3 v2
Clase 3 v2Clase 3 v2
Clase 3 v2
 
555 modo astable
555 modo astable555 modo astable
555 modo astable
 
ctos secuenciales.pdf
ctos secuenciales.pdfctos secuenciales.pdf
ctos secuenciales.pdf
 
Circuitos logicos
Circuitos logicosCircuitos logicos
Circuitos logicos
 
Electrónica digital: Tema 6 Teoría de autómatas síncronos
Electrónica digital: Tema 6 Teoría de autómatas síncronosElectrónica digital: Tema 6 Teoría de autómatas síncronos
Electrónica digital: Tema 6 Teoría de autómatas síncronos
 
Compuertas logicas emiliano lety gerardo
Compuertas logicas emiliano lety gerardoCompuertas logicas emiliano lety gerardo
Compuertas logicas emiliano lety gerardo
 
Familias de integrados
Familias de integradosFamilias de integrados
Familias de integrados
 
Haz una tabla estadística con los datos sobre.pptx
Haz una tabla estadística con los datos sobre.pptxHaz una tabla estadística con los datos sobre.pptx
Haz una tabla estadística con los datos sobre.pptx
 
Contador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo DContador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo D
 
Divisor de frecuencia
Divisor de frecuenciaDivisor de frecuencia
Divisor de frecuencia
 
Criptosistemas de cifrado en flujo
Criptosistemas de cifrado en flujoCriptosistemas de cifrado en flujo
Criptosistemas de cifrado en flujo
 
Montaje de Circuitos Electronicos
Montaje de Circuitos ElectronicosMontaje de Circuitos Electronicos
Montaje de Circuitos Electronicos
 

Último

9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudianteAndreaHuertas24
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx241521559
 
Hernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptxHernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptxJOSEMANUELHERNANDEZH11
 
Plan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docxPlan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docxpabonheidy28
 
KELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesKELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesFundación YOD YOD
 
trabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdftrabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdfIsabellaMontaomurill
 
EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveFagnerLisboa3
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIAWilbisVega
 
Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíassuserf18419
 
Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfsoporteupcology
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan JosephBRAYANJOSEPHPEREZGOM
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...silviayucra2
 
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricKeyla Dolores Méndez
 
Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024GiovanniJavierHidalg
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)GDGSucre
 
La era de la educación digital y sus desafios
La era de la educación digital y sus desafiosLa era de la educación digital y sus desafios
La era de la educación digital y sus desafiosFundación YOD YOD
 

Último (16)

9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx
 
Hernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptxHernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptx
 
Plan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docxPlan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docx
 
KELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesKELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento Protégeles
 
trabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdftrabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdf
 
EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial Uninove
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
 
Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnología
 
Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdf
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Joseph
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
 
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
 
Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)
 
La era de la educación digital y sus desafios
La era de la educación digital y sus desafiosLa era de la educación digital y sus desafios
La era de la educación digital y sus desafios
 

Walsh y pn

  • 1. UNIVERSAD POLITECNICA SALESIANA jortizcm@est.ups.edu.ec, esalinasv1@est.ups.edu.ec Walsh y PN Jose Ortiz jortizcm@est.ups.edu.ec, Erik Salinas esalinasv1@est.ups.edu.ec Abstract: The following paper shows how to obtain the Walsh and PN codes I. Introduccion La multiplexación por división de código,acceso múltiple por división de código o CDMA (del inglés Code Division Multiple Access) es un término genérico para varios métodos de multiplexación o control de acceso al medio basados en la tecnología de espectro expandido. II. Desarrollo a. Generacion de Codigos Walsh Son secuencias ortogonales que cuentas con una correlacion de cruce de cero entre ellas. Un código Walsh de longitud n consiste en una matriz n por n, donde cada fila y columna es un código Walsh. 𝑊1 = (0) 𝑊2𝑛 = 𝑊𝑛 𝑊𝑛 𝑊𝑛 𝑊𝑛 → Donde n es una potencia de 2 y 𝑊𝑛 es el inverso de 𝑊𝑛 asi un ejemplo 𝑊2𝑛 = 0 0 0 1 𝑊4 = 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 0 A partir de la fila o columna 0 obtenemos un Codigo Walsh, observando que en ambas se encuentra la secuencia 000, de igual forma en la fila y columna 1 se cuenta con la misma secuencia, siendo esta 0101. Siguiendo este patrón se obtienen los códigos Walsh. b. Generacion de Codigos PN Las secuencias de esparcimiento no son aleatorias sino son secuencias periódicas determinísticas que pueden ser generadas con registros de retraso lineal de retroalimentación (LFSR). Un FSR consiste de varias memorias de estado consecutivas donde las secuencias binarias son almacenadas y desplazadas a través de registros de corrimiento después de un ciclo de reloj. 𝐵 𝑛 = 𝐴0 𝐵0 ⊕ 𝐴1 𝐵1 ⊕ … .⊕ 𝐴 𝑛−1 𝐵 𝑛−1 Esta ecuacion se puede ilustrar asi 1Ilustracion Como EJEMPLO se da en la figura la implementación de un LFSR de 4 bits que corresponde a la Ecuacion 𝐵3 = 𝐵0 ⊕ 𝐵1 2Ilustracion En la tabla siguiente se presenta la generación de una secuencia de FLSR correspondiente a 𝐵3 = 𝐵0 ⊕ 𝐵1 Tabla 3 Secuencia FLSR Estado 𝐵3 𝐵2 𝐵1 𝐵0 𝐵0 ⊕ 𝐵1 Salida 0 1 0 0 0 0 0 1 0 1 0 0 0 0 2 0 0 1 0 1 0 3 1 0 0 1 1 1 4 1 1 0 0 0 0 5 0 1 1 0 1 0 6 1 0 1 1 0 1 7 0 1 0 1 1 1 8 1 0 1 0 1 0 9 1 1 0 1 1 1 10 1 1 1 0 1 0
  • 2. UNIVERSAD POLITECNICA SALESIANA jortizcm@est.ups.edu.ec, esalinasv1@est.ups.edu.ec 11 1 1 1 1 0 1 12 0 1 1 1 0 1 13 0 0 1 1 0 1 14 0 0 0 1 1 1 15=0 1 0 0 0 0 0 En este ejemplo se esta considerando un estado inicial de 1000(𝐵3 = 1, 𝐵2 = 0, 𝐵1 = 0, 𝐵0 = 0), siendo la salida el valor del bit en el registro 𝐵0, (0 en este momento). Mientras que el resultado de 𝐵0 ⊕ 𝐵1 (0 en este momento), será el valor de la entrada en el registro 𝐵3 después de realizarse un corrimiento de bits en los registros. Despues de esto el valor de cada uno será 0. Este procedimiento se debe realizar hasta que el valor inicial sea 1000 nuevamente. Se observa que en un LFSR su salida periódica con un periodo máximo de 𝑁 = 2 𝑛 − 1 generando secuencias llamadas secuencias máximas. En nuestro ejemplo tenemos los corrimientos 000100110101111 con un periodo 𝑁 = 24 − 1 = 15. Con la siguiente tabla muestra las secuencias dependiendo del estado inical en el LFSR para la ecuación 𝐵3 = 𝐵0 ⊕ 𝐵1 Tabla 4 Secuencias segun el estado inicial Los LFSR son fáciles de implementar físicamente y alcanzar altas velocidades por lo que se requiere una tasa alta de transmisión de datos alteatorios. III. Conclusiones Se a concluido que las secuencias PN son aleatorias e impredecibles Para obtener la aleatoriedad son tomados en cuenta las distribución uniforme, la independencia, la correlación y la auto correlación. Se a notado que CDMA optimiza el uso del espectro de frecuencias al poder en una sola portadora enviar información a varios usuarios