1. UNIVERSIDAD ESTATAL DE BOLIVAR
FACULTAD DE CIENCIAS ADMINISTRATIVAS, GESTION
EMPRESARIAL E INFORMATICA
ESCUELA DE SISTEMAS
ARQUITECTURA DE HARDWARE
Cap. 3 Circuitos lógicos combinacionales y
Secuenciales
Ing. Roberto Rodríguez
Diciembre 2012

2. INDICE
 Introducción
 Circuitos lógicos combinacionales y secuenciales
 Lógica combinacional y secuencial
 Circuitos lógicos combinacionales
 Nivel de operación lógica
 Ejemplo de construcción de un circuito lógico combinacional
 Circuitos lógicos secuenciales
 Flip Flop con compuertas NAND Y NOR
 Señal SET y RESET
2

3. INTRODUCCIÓN
En los capítulos anteriores se revisaron los conceptos y
teorías fundamentales que sirven de base para la
operación de los sistemas digitales, estos conocimientos
son el antecedente para comprender, el análisis y diseño
de circuitos lógicos que resultan finalmente en sistemas
electrónicos capaces de realizar operaciones en forma
digital a altas velocidades.
Los circuitos lógicos que ahora veremos son redes con
elementos o compuertas conectados entre si, que
realizan funciones lógicas para proporcionar una salida o
resultado expresado en dos posibles valores 1 o 0 y en
otros casos tiene la capacidad de almacenar datos o
eliminarlos
3

4. CIRCUITOS LOGICOS COMBINACIONALES Y
SECUENCIALES
Los circuitos digitales se pueden clasificar en dos tipos :
• Circuitos de Lógica Combinacional
• Circuitos de Lógica Secuencial

5. LOGICA COMBINACIONAL Y SECUENCIAL
Lógica Combinacional.- es el esquema bajo el que
opera una red formada por compuertas lógicas
conectadas entre si para generar un resultado o
salida especifica como respuesta a datos
proporcionados a la entrada, sin capacidad para
almacenar o eliminar datos en el tiempo.
Lógica Secuencial.- es el esquema con el que opera
una red formada por compuertas lógicas conectadas
en una secuencia definida, con capacidad para
almacenar o eliminar datos en forma de señales
5

6. CIRCUITOS COMBINACIONALES
 ANÁLISIS: Se realiza de izquierda a derecha, partiendo de la entrada
hasta la salida. Principalmente se tiene en cuenta el retardo de
operación. Dependiendo de éste, encontramos dos zonas temporales
de operación: estado estacionario y estado transitorio.
• Transitorio es el tiempo que va desde el cambio de las entradas hasta que
la salida se estabiliza (tanto las señales internas como las de salida
pueden sufrir cambios ).
• Estacionario es el tiempo que va desde la estabilización del circuito lógico
hasta que las entradas vuelven a cambiar (sólo las señales de entrada
pueden sufrir algún cambio).
6

7. CIRCUITOS COMBINACIONALES
 Hay varios tipos de circuitos combinacionales, atendiendo a su
“densidad de integración”; esto es, a su número de transistores o de
puertas lógicas.
• Circuitos SSI: Son circuitos de baja escala de integración, y contienen
hasta 10 puertas lógicas o 100 transistores.
• Circuitos MSI: Son los de media escala de integración, y contienen entre
10 y 100 puertas lógicas, o de 100 a 1.000 transistores.
• Circuitos LSI: Son circuitos de alta escala de integración, y tienen entre
100 y 1.000 puertas lógicas, o de 1.000 a 10.000 transistores.
• Circuitos VLSI: Son los de más alta escala de integración, y tienen más de
1.000 puertas lógicas o más de 10.000 transistores.
 Vamos a estudiar los circuitos de tipo SSI y MSI.
7

8. CIRCUITOS LOGICOS COMBINACIONALES
Es una red formada por compuertas lógicas conectadas entre si,
cuyo propósito es obtener un dato de salida a partir de datos
de entrada. Un circuito de este tipo se construye a partir de
una expresión booleana dada en forma de ecuación, la cual
representa un procesamiento de datos.
Por Ej: X=ABC + DE
La salida X corresponde a una función que debe realizarse
operando con los valores que se proporcionen al inicio para
cada una de las variables, que pueden ser unos o ceros.
Consta de dos términos: el primero se forma con las variables
A,ByC unidas mediante el conectivo AND y el segundo
formado por las variables DyE con el conectivo AND, ambos
términos finalmente se enlazan con el conectivo OR
8

9. NIVEL DE OPERACIÓN LOGICA
X=ABC + DE
En esta función se observa que primero deben realizarse las
operaciones AND en cada uno de sus términos y luego unirlas
mediante la operación OR, que dará la salida X
De ahí se desprende que la operación final es la operación de
primer nivel, en tanto que las operaciones AND pasan hacer
cada una operación de segundo nivel
Es importante identificar el nivel de cada operación porque es la
base para construir el circuito lógico que corresponde a la
función, el primer nivel es el mas alto, e indica que la operación
incluye mas elementos, por lo que debe efectuarse después de
operaciones de menor nivel. En otras palabras la operación de
nivel mas bajo es la que se realiza primero.
Existe funciones que requieren de operaciones de tercer o cuarto
nivel o mas.
9

10. EJEMPLO DE CONSTRUCCION DE UN
CIRCUITO LOGICO COMBINACIONAL
Ejemplo 1:Construir el circuito lógico para la función e identificar
los niveles de las operaciones: X=ACD+AB (C’D’+CE).
Donde (negrilla’) significa variable negada
En la función para X se distinguen cinco niveles de operación,
esto significa que las de quinto nivel serán las primeras en
realizarse y son las que se dibujaran en primer termino, a la
izquierda
Ejemplo 2: X=A’B’D’E+A’C’D+AC’D’E+AB’C+ABC’D
se distinguen tres niveles
10

11. CIRCUITOS LOGICOS SECUENCIALES
La lógica secuencial es con la que operan los circuitos lógicos que
siguen un orden especifico. La combinación de compuertas
forma un sistema con la capacidad para almacenar dígitos
binarios y eliminarlos en un momento requerido.
Dentro de esta clase de lógica operan los sistemas flip flop o
multivibradores biestables llamados así porque pueden estar
en uno de dos posibles estados por tiempo indefinido, con la
capacidad de cambiar su estado al aplicarles una señal de
excitación externa.
Entre las aplicaciones mas importantes de estos circuitos esta la
de almacenar datos binarios, ya que su salida estará en 0 o en
1 dependiendo de la señal que se aplique a su entrada.
11

12. FLIP FLOP CON COMPUERTAS NAND
Una configuración básica de circuito flip flop se forma con dos
compuertas NAND, como se muestra en la figura 1:
Consta de dos compuertas NAND, identificadas como NAND 1 y
NAND2 con dos entradas cada una y realimentadas entre si, de
manera que la salida Q de la compuerta 1 se conecta a una de
las entradas de la compuerta 2 y la salida negada de la
compuerta 2 se conecta a una de las Figura 1.- FF-NAND
Entradas de la compuerta 1 las dos salidas
Pueden tener estado 1 o 0
La entrada A se llama set(establecer) y la entrada
B se llama reset(restablecer) estas entradas por
Lo general están en 1 y pueden cambiar mediante
La aplicación de un pulso
12

13. FLIP FLOP CON COMPUERTAS NOR
Otra configuración básica de circuito flip flop se forma con dos
compuertas NOR, como se muestra en la figura 2:
Consta de dos compuertas NAND, identificadas como NOR 1 y
NOR2 con dos entradas cada una y realimentadas entre si, de
manera que la salida Q de la compuerta 1 se conecta a una de
las entradas de la compuerta 2 y la salida negada de la
compuerta 2 se conecta a una de las Figura 2.- FF-NOR
Entradas de la compuerta 1 las dos salidas A
Pueden tener estado 1 o 0
La entrada A se llama set(establecer) y la entrada
B se llama reset(restablecer) estas entradas por
Lo general están en 1 y pueden cambiar mediante
La aplicación de un pulso B
13

14. TABLA DE VERDAD PARA EL FF NAND Y NOR
A B Q NAND Q NOR
0 0 N.D. Q
0 1 1 0
1 0 0 1
1 1 Q N.D.
N.D .=estado no deseado Q estado de memoria
14

15. SEÑAL SET Y RESET DEL FF-NAND
La señal de entrada SET establece la condición de operación
para la NAND1 y por consecuencia, la operación del FF en su
conjunto, analicemos el sistema cuando se aplica un pulso de
duración t para set=1 mientras que la entrada reset permanece
con valor 1, supongamos que inicialmente la salida Q=0
entonces Qnegado =1, luego del análisis observamos que los
valores de salida se mantiene , por lo que a este estado se lo
llama de memoria o sin cambio, igual análisis se puede hacer
para las salidas Q=1 y Qnegado=0, y se observa el mismo
resultado.
En conclusión cuando se aplican señales SET=RESET=1 en las
entradas del FF NAND no se altera el estado de operación del
sistema, es decir no se generan cambios en sus salidas Q
15

16. SEÑAL SET Y RESET DEL FF-NAND
Analicemos para la señal de entrada SET=0, y la señal RESET=1
Y supongamos que la salida Q=0 y Qnegado=1 luego del
análisis se concluye que bajo estas condiciones de entrada
provocan un cambio en el estado inicial de la salida.
Se puede resumir en que cada vez que se aplique un pulso en la
entrada SET (valor alto o 1) se mantendrá la salida como se
encontraba inicialmente, y un valor 0 en la entrada SET=0 dará
por resultado cambio de valor en Q.
Para RESET=0 y SET=1 , este cambio de valor en la entrada
RESET provoca un cambio de condiciones de salida del
sistema, esta operación se llama restablecer el flip flop.
Debe notarse que si se tiene a la entrada SET=0 Y RESET=0 se
dan las condiciones para que el FF tenga a las salidas Q y
Qnegado =1 (condición no permitida).
16

17. PULSOS EN CIRCUITOS DIGITALES
Cuando se pone en operación un FF no se conoce el estado inicial en el
que esta el sistema por tanto se desconoce tanto el valor de la salida Q
que puede ser 0 o 1 como también el estado en que se encuentra SET
Y RESET , así que será necesario aplicar un pulso en la entrada .
En el contexto de los circuitos digitales se le llama pulso a una señal
eléctrica cuya magnitud esta dada por un voltaje determinado
(1V,3V,5V,etc) y de una duración también definida(80
nanosegundos,20microsegundos,1milisegundo,etc) un pulso se aplica a
la entrada de un FF para provocarle un cambio de estado en su salida,
por ejemplo de activo a inactivo o de 1 a 0 o de prendido a apagado,
etc. Figura.- 3 pulso digital
Un ejemplo de pulso digital se muestra
En la figura 3, donde se debe distinguir
El ancho del pulso, el flanco positivo y
Flanco negativo
17

18. FLIP FLOP CONTROLADO POR RELOJ
Los sistemas digitales pueden operar básicamente en dos formas :
 Síncrona
 Asíncrona
Un sistema es síncrono cuando se controla mediante un circuito
oscilador maestro, llamado reloj que produce pulsos rectangulares
con una frecuencia determinada; es decir los pulsos ocurren en
intervalos fijos (por ej. Cada 8 microsegundos).
Un sistema es asíncrono cuando no se controla mediante el reloj (clock
o clk) es decir no tiene señal de reloj
18

19. EJEMPLO DE FF SINCRONO
FLIP FLOP RS
Un FF controlado por reloj opera de la misma manera que un FF con
compuertas , con la condición adicional de que los pulsos del reloj
controlan el efecto de la señales SET y RESET dadas
Esto quiere decir que la salida Q no responde directamente a las
señales S y R sino que hay un tiempo de espera hasta que llega el
siguiente pulso del reloj para que estas señales surtan efecto en la
salida.
En resumen SyR son señales de control y CLK es la señal de disparo
La señal del reloj se aplica al FF atraves de una entrada que se
identifica como CLK
Existen de dos tipos , el uno que es FF controlado por clk con disparo
en flanco positivo y el otro con flanco negativo
19

20. GRAFICA DE UN FF-SR CON DISPARO EN
FLANCO POSITIVO
En la figura 4 se muestra un FF controlado por reloj con disparo
en flanco positivo (  ), y su tabla de verdad
La diferencia con el FF controlado por reloj con flanco negativo (↓)
en su símbolo lógico esta en la burbuja dibujada en la entrada
de clk y los cambios se producirán cuando se tenga un disparo
en flanco negativo en la señal de clk
Figura 4.- FF SR , su símbolo lógico y tabla de verdad
20

21. FF SR CON DISPARO EN FLANCO POSITIVO
En la figura 5 se observa la grafica en el tiempo para un FF
controlado por reloj y disparo con flanco positivo.
figura 5.- Grafica en el tiempo para un FF por reloj y disparo con flanco positivo
21

22. CONSULTA
Símbolo lógico-grafica en el tiempo-aplicaciones
 FLIP FLOP T
 FLIP FLOP – JK
 FLIP FLOP D
 FLIP FLOP SR
22

23. GRACIAS
PREPARARSE PARA LA EVALUACIÓN Y
REALIZAR TAREA DE LA UNIDAD
23