Este documento describe la memoria de programa de los sistemas basados en microprocesadores. Tiene una capacidad máxima de 2MB direccionables y las instrucciones ocupan 16 bits cada una. Incluye un contador de programa, vectores de reset e interrupción y una pila para guardar direcciones de retorno. También describe instrucciones para manejar la pila, controlar el flujo del programa y ejecutar subrutinas.
Capacidad de la unidad de procesamientoRosangelGarca
ORGANIZACIÓN DEL COMPUTADOR
Prof.: Ing. DIÓGENES RODRÍGUEZ
ASIGNACIÓN: # 2.
1.UNIDAD DE CONTROL
2. EXPLICAR LOS MODOS DE DIRECCIONAMIENTO
3. ORGANIZACIÓN DE LA INSTRUCCIÓN DE MÁQUINA
4. CLASIFICACIÓN DE LOS TIPOS DE CÓDIGOS DE OPERACIÓN
5. MODOS DE DIRECCIONAMIENTO
6. SISTEMAS DE BARRAS INTERNAS PARA EL PROCESAMIENTO
DE DATOS
Capacidad de la unidad de procesamientoRosangelGarca
ORGANIZACIÓN DEL COMPUTADOR
Prof.: Ing. DIÓGENES RODRÍGUEZ
ASIGNACIÓN: # 2.
1.UNIDAD DE CONTROL
2. EXPLICAR LOS MODOS DE DIRECCIONAMIENTO
3. ORGANIZACIÓN DE LA INSTRUCCIÓN DE MÁQUINA
4. CLASIFICACIÓN DE LOS TIPOS DE CÓDIGOS DE OPERACIÓN
5. MODOS DE DIRECCIONAMIENTO
6. SISTEMAS DE BARRAS INTERNAS PARA EL PROCESAMIENTO
DE DATOS
CAPACIDAD DE LA UNIDAD DE PROCESAMIENTORafael Espina
ORGANIZACIÓN DEL COMPUTADOR
CODIGO: 4701226
SECCION: "SAIA"
Prof.: Ing. DIÓGENES RODRÍGUEZ
ASIGNACIÓN: # 2.
PRESENTACIÓN EN SLIDESHARE (20 %)
Realizado por Rafael Espina, titular de la C.I:27046387, estudiante del PSM Extensión Maracaibo
Conceptos básicos sobre la estructura del procesador , como se organiza y en especial sobre el empleo de los registros como elemento de control y manejo del procesador. Se emplean gráficos para representar los bloques del procesador y la estructura de la UAL.
son temas de investigacion como dispositivos de entrada y salida asi como las diferentes tipos de memoria tambien una clasificacion de lenguajes ensambladores
CAPACIDAD DE LA UNIDAD DE PROCESAMIENTORafael Espina
ORGANIZACIÓN DEL COMPUTADOR
CODIGO: 4701226
SECCION: "SAIA"
Prof.: Ing. DIÓGENES RODRÍGUEZ
ASIGNACIÓN: # 2.
PRESENTACIÓN EN SLIDESHARE (20 %)
Realizado por Rafael Espina, titular de la C.I:27046387, estudiante del PSM Extensión Maracaibo
Conceptos básicos sobre la estructura del procesador , como se organiza y en especial sobre el empleo de los registros como elemento de control y manejo del procesador. Se emplean gráficos para representar los bloques del procesador y la estructura de la UAL.
son temas de investigacion como dispositivos de entrada y salida asi como las diferentes tipos de memoria tambien una clasificacion de lenguajes ensambladores
Codesign-Oriented Platform for Agile Internet of Things Prototype DevelopmentJonathan Ruiz de Garibay
The Internet of Things offers a growing market open to new products. To be able to take advantages of this opportunity companies need to be able to quickly create prototypes of their products. Given the difficulties that the development of embedded devices presents, both on the hardware and software parts, it is a necessity to create tools that ease this process. In this paper we present a codesing-oriented platform that will help developers to create their prototypes in an agile manner. The presented platform simplifies the usage and integration of standardized peripherals and reduces the complexity of the development process. We also present a prototype created using the platform, showcasing its capabilities.
2. Memoria de programa
Memoria de tipo Flash, con una capacidad máxima
direccionable de 2MBytes (21 bits)
Las instrucciones ocupan 16 bits, y cada posición de
memoria es de 8 bits.
Cada instrucción ocupa dos posiciones.
Direcciones dedicadas
0000h = vector de reset
0008h = vector de interrupción HP (Hight Priority)
0018h = vector de interrupción LP (Low Priority)
Se puede leer, escribir y borrar mediante
instrucciones software.
http://paginaspersonales.deusto.es/jonathan.garibay/
3. Memoria de programa (continuación…)
Contador de programa
Vector de reset Pila con capacidad
para 31 direcciones
Vector de interrupción HP
Vector de interrupción LP
http://paginaspersonales.deusto.es/jonathan.garibay/
4. Memoria de programa (continuación…)
El
contador de programa o PC guarda la dirección
de la siguiente instrucción a ejecutar.
Se inicializa a 0x0000 después de un reset.
Se autoincrementa al ejecutar cada instrucción, de forma
que la secuencia natural de ejecución del programa es
lineal, una instrucción detrás de otra.
Algunas instrucciones de control cambian el valor del PC,
alterando la secuencia lineal de ejecución (goto, call…)
El PC es también accesible al programador como registro
de memoria interna de datos.
http://paginaspersonales.deusto.es/jonathan.garibay/
5. Memoria de programa (continuación…)
Existe
una memoria interna dedicada independiente,
organizada en forma de pila (Firts In Last Out).
Guarda las direcciones de retorno de subrrutinas e
interrupciones.
El puntero de la pila es accesible para lectura y
escritura desde software.
http://paginaspersonales.deusto.es/jonathan.garibay/
6. Memoria de programa (continuación…)
Instrucciones de manejo de pila
pop: genera un POP en el stack
push: genera un PUSH en el stack
http://paginaspersonales.deusto.es/jonathan.garibay/
7. Memoria de programa (continuación…)
Instrucciones de control
call n: llamada a subrutina en la dirección “n”
return: regreso de una subrutina
retlw k: regreso con el literal “k” en WREG
bra n (goto n): salto a “n” incondicional
rcall n: llamada relativa a subrutina en “n”
nop: no hay operación
reset: reset por software del microcontrolador
sleep: entra en modo Standby
http://paginaspersonales.deusto.es/jonathan.garibay/