SlideShare una empresa de Scribd logo
Universidad Autonoma de Quito<br />Facultad de Ingenieria de Sistemas<br />5ASS<br />Cristian Paredes<br />Organización de Computadores<br />Diagramas de bloque procesadores 32 bits<br />25 de febrero de 2011<br />ARQUITECTURA COMPUTACIONAL<br />Acerca de arquitectura de computadores<br />Una característica fundamental de una maquina digital, es que esta necesita una excitación para ejecutar una serie de pasos predeterminados, tiene una función especifica.<br />En un computador, la respuesta se puede programar, esto es, explora algunas instrucciones y datos (programa) y de acuerdo  a esto (ejecuta). Su función es flexible y depende del programa almacenado en memoria.<br />De la diversidad de computadores que existe se distinguen algunos bloques funcionales típicos.<br />Se estudiaran algunos de estos bloques para entender como se construye una estructura flexible como una computadora.<br />Estructura funcional<br />En la figura se muestra una estructura típica de un computador clásico del tipo V. Neumann. El concepto de computador de programa almacenado se establece con el proyecto EDVAC (Electronic Discrete Variable Automatic Computer), 1945 (John Von Neumann, J. Presper Ecker, John Mauchly<br />66230542227500<br />3829057175500<br />El avance tecnológico, particularmente el desarrollo de tecnología de compuertas con control de impedancia, 3er. estado, ha modificado la estructura centralizada por un esquema mas distribuido.<br />10858518034000<br />Es importante resaltar que en todas estas representaciones se puede constatar que todos los computadores tienen la misma forma de operar. Una diferencia es la incorporación de buses en las arquitecturas actuales, lo que ha permitido el desarrollo de cada unidad funcional por separado.<br />Algunos de los elementos funcionales:<br />Unidades de entrada y salida<br />Unidad de memoria<br />Unidad aritmética lógica<br />Unidad de control <br />Buses: dirección, dato, control, I/O<br />Estos elementos se articulan de acuerdo a las características de los procesadores. Se presenta un diagrama de bloques de una estructura genérica de un procesador en que aparecen representados los distintos elementos que lo constituyen. Esta dividido en una sección de datos y una de control. La estructura de los buses se considera que es de tipo multiplexado entre memoria e I/O.<br />La sección de datos: registros de dirección, contador de programa, ALU, registros varios.<br />La sección de control provee decodificación de instrucción e información de tiempo (sincronismo) al resto de los elementos del procesador. Mantencion de información de estatus del interior y fuera del chip.<br />El procesador manipula, fundamentalmente, tres tipos de datos:<br />Instrucciones: secuencias de bit que son decodificadas por el procesador. Están almacenadas en la memoria RAM o ROM y son extraidas en forma secuencial y llevadas al registro de instrucción del procesador, de acuerdo al flujo del programa.<br />Direcciones: o en dispositivos I/O en que se almacenan elementos de información.<br />65913032512000ubicaciones en memoria<br />Datos o operandos: información que será operada por el procesador y que puede tener una representación numérica, lógica o alfanumérica (string).<br />Unidad aritmetica logica<br />Es en donde se relizan las operaciones aritmeticas y logicas, para ello se apoya usando el registro acumulador, los registros generales y tambien un registro flag.<br />Los registros flag sirven para indicar el estado del procesador despues de realizar una operacion de calculo. Los registros son flip flop que registran las caracteristicas del resultado arrojado por una instruccion.<br />Dependiendo de los fabricantes los flags pueden ser muy diversos pero hay algunos que en general se encuentran en casi todos los procesadores:<br />Flag de signo: indica si el resultado de la ultima operacion fue positiva o negativa.<br />Flag de cero: indica si el resultado de la ultima operacion fue cero o distinto de cero.<br />Flag de overflow: indica si el resultado fue mayor que la capacidad de representacion del acumulador<br />Flag de underflow: cuando el resultado es menor a la minima capacidad de representacion del acumulador.<br />Etc.<br />Operaciones aritmeticas y logicas<br />Las operaciones aritmeticas y logicas se realizan siempre sobre algun registro y tienen como pivote el registro acumulador:<br />Sobre el acumulador, solamente<br />Entre el acumulador y algun registro<br />Entre el acumilador y una direccion de memoria<br />Entre el acumulador y un dato inmediato.<br />El resultado de las operaciones es almacenado en el acumulador.<br />Algunas operaciones aritmaticas logicas tipicas:<br />Sumas<br />Restas<br />Complemetacion<br />Despalazamiento a la izquierda (multiplicado por 2)<br />Despalzamiento a la derecha (dividido por 2)<br />Incremetar o decrementar en 1 el acumulador<br />OR, AND, OR-EX, etc, entre un par de registros.<br />Las operaciones de multiplicacion y division no son efectuadas por la alu y se implementan en software que comanadan la ALU o hardware, especial, que realiza estas funciones.<br />Registros de trabajo<br />Se usan para almacenar datos empleados en la ejecucion de las instrucciones, es muy importante su velocidad de respuesta.<br />Unidad de control<br />Realiza funciones organizativas a partir de un mecanismo de relojeria con el cual se sincroniza y secuencian los tiempos y los momentos en que los distintos elementos, que constituyen la estructura del procesador, deban participar en la ejecucion de una instruccion.<br />Un ciclo de reloj es la unidad de tiempo para la ejecucion de las operaciones dentro del procesador. Las operaciones se realizan dentro del ciclo de reloj o en multiplos, enteros, de ciclos de reloj.<br />Cada ciclo de reloj esta dividido en diferentes tiempos, o fases, los cuales indican el momento en que se efectuan las micro-operaciones , dentro de cada ciclo.<br />Una micro operacion corresponde a acciones como: desplazamiento de un registro, transferencia de un registro a un bus, complementar un registro, etc.<br />La unidad de control comanda el registro que contiene la direccion de la instruccion que se esta ejecutando o de la proxima instruccion a ejecutar, esto depende del estado de avance en el tiempo de ejecucion de la instruccion.<br />El registro de direccion de instruccion y la memoria stack estan relacionados ya que esta contiene las direcciones de retorno de las rutinas del programa.<br />El registro de direcciones requiere de un procesamiento aritmetico de direcciones de acuerdo al largo, en bytes, de la instruccion en ejecucion.<br />La unidad de control dispone del registro de instruccion que almacena la instruccion que se esta efectuando, es decir una vez finalizado el fetch.<br />La instruccion esta compuesta de dos partes:<br />El codigo de operacion el llamado opcode, con el cual se alimenta al decodificador de instruccion<br />Una direccion que se puede almacenar en algun registro de direcciones<br />La unidad de control contiene toda la circuiteria necesaria para efectuar las microoperacioens oredenadas de acuerdo a la naturaleza de la instruccion a ejecutar.<br />Unidad de memoria<br />Corresponde a un conjunto de registros direccionables a traves del bus de direcciones.<br />Cada registro de memoria esta constituido por un determinado numero de unidades basicas, bit, que constituyen la celda de memoria. El tamaño de la celda es constante para un procesador determinado.<br />Los tamaños tipicos son 4, 8, 16, 32 y mas bits por celda.<br />La memoria tiene dos usos principales:<br />Almacenar programas<br />Almacenar datos o resultados.<br />El almacenamiento de programas esta asociado a la naturaleza de los mismos. Si son de uso permanente se almacenan en memoria ROM (read only memory), caso de los programas BIOS (basic input output system).<br />Si son de uso esporadico y afectos a cambios se almacenan RAM (ramdom access memory) caso de los programas de aplicacion.<br />Las memorias del tipo ROM corresponden a tecnologia de memorias, electronicas, de estado solida no volatil, esto significa que no requieren de energia para mantener los valores que almacenan.<br />Las memorias RAM necesitan energia para mantener la informacion almacenada, se reconocen dos grandes familias:<br />Las SRAM o ram estaticas, rapidas, caras, de alto consumo utiles como memorias cache L2<br />Las DRAM o ram dinamicas, lentas, baratas, de bajo consumo se usan como memoria principal<br />Operacion de la memoria<br />La forma de trabajo de un ciclo de memoria con el envio de una direccion por el BUS de DIRECCION, AB (address bus), dicha direccion se almacena en un registro de direcciones de memoria, MAR (memory address register)<br />230314520891500<br />La operacion de memoria puede ser de lectura o escrtura.<br />Lectura: el contenido de la celda direccionada por el MAR se transfiere a un registro de datos de memoria MDR (memory data register) el que transfiere su contenido al bus de datos DB (data bus), de alli al registro del procesador que corresponda.<br />Escritura: una vez seleccionado el MAR , se transfiere el contenido del DB al MDR, desde donde se lleva a la celda seleccionada, completando el proceso de escritura.<br />Papel del bus de control: a traves de este bus, la unidad de control activa el MAR el MDR y los demas registros involucrados en los procesos de lectura-escritura. Sincroniza el momento en que se activan  AB y DB, esto corresponde a un conjunto de microoperraciones necesarias para producir una lectura o escritura en memoria.<br />4743457239000<br />Unidad entrada y salida<br />Dado que la CPU trabaja a velocidades mucho mayor que los equipos perifericos (nsg. v/s msg) se requiere una unidad que se encargue de organizar cual de los perifericos conectados sera habilitado para intercambiar informacion con el procesador.<br />La unidad de entrada/salida  puede ser un multiplexor/demultiplexor, a traves del selector de puertas se direcciona cual de los equipos debe conectarse, la señal de control establece la modalidad de comunicacion I/O, la informacion se transfiere al I/O data desde donde se traslada al DB.<br />Existen diversas modalidades de organizacion para transferir informacion: <br />Tiempo: sincronico o asincronico<br />Datos: secuenciales, paralelos<br />Coneccion directa al DB, se elimina el I/O data<br />Coneccion directa a memoria, DMA (Data Memory Access), permite coneccion entre procesadores y entre unidades controladoras rapidas, interfases de discos, etc.<br />Diagramas de bloques de procesadores:<br />748665-59626500<br />Intel 8080<br />Intel 8086<br />Intel 80486<br />Intel pentium<br />Hewett Packart PA<br />SUN Spark<br />Digital Apha<br />3829053111500<br />Procesador Intel 8080, bus de datos 8 bits, bus de direcciones 16 bits<br />748665270256000<br />-74295-7747000<br />Procesador Intel 486<br />382905-7747000 <br />Intel pentium<br />-257175-16891000<br />Esquema del procesador Hewlett Packard, precision Architecture, SFU (special funtions units), TLB (translation lookaside buffer).<br />-74295-13208000<br />Diagrama de Ultra SPARC -I<br />-74295-7747000<br />Procesador Alpha  de Digtal Equiipment Corp.<br />
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel
Diagrama de bloque procesador intel

Más contenido relacionado

La actualidad más candente

Registros de control y estados de la CPU
Registros de control y estados de la CPURegistros de control y estados de la CPU
Registros de control y estados de la CPUIvan Porras
 
Colas estáticas. IESIT
Colas estáticas. IESITColas estáticas. IESIT
Colas estáticas. IESIT
Blanca Elia Jiménez Guzmán
 
Organización y estructura interna del cpu
Organización y estructura interna del cpuOrganización y estructura interna del cpu
Organización y estructura interna del cpuIsaí Beto Matz Mijes
 
Modelos de arquitecturas de computadoras
Modelos de arquitecturas de computadorasModelos de arquitecturas de computadoras
Modelos de arquitecturas de computadoras
YESENIA CETINA
 
Arquitectura de computadores power point
Arquitectura de computadores power pointArquitectura de computadores power point
Arquitectura de computadores power pointfayl1905
 
6. configuracion de los sistemas operativos
6. configuracion de los sistemas operativos6. configuracion de los sistemas operativos
6. configuracion de los sistemas operativos
Giovani Ramirez
 
programacion con microcontrolador pic 16f84
programacion con microcontrolador pic 16f84programacion con microcontrolador pic 16f84
programacion con microcontrolador pic 16f84
guestf09168b
 
Practica 2 Funciones de Comparación en LabView
Practica 2 Funciones de Comparación en LabViewPractica 2 Funciones de Comparación en LabView
Practica 2 Funciones de Comparación en LabView
Saul Olaf Loaiza Meléndez
 
Microprocesadores: Registros Internos
Microprocesadores: Registros InternosMicroprocesadores: Registros Internos
Microprocesadores: Registros Internos
verduguillo
 
Diferencias entre arquitectura y organización
Diferencias entre arquitectura y organizaciónDiferencias entre arquitectura y organización
Diferencias entre arquitectura y organizaciónAngel Aguilar
 
Modos de Direccionamiento
Modos de DireccionamientoModos de Direccionamiento
Modos de Direccionamiento
I.U.P. Santiago Mariño
 
Diseño de un contador sincrónico con flip-Flop JK, haciendo uso de mapas de k...
Diseño de un contador sincrónico con flip-Flop JK, haciendo uso de mapas de k...Diseño de un contador sincrónico con flip-Flop JK, haciendo uso de mapas de k...
Diseño de un contador sincrónico con flip-Flop JK, haciendo uso de mapas de k...
ffloresluna
 
02.Arquitectura de los microcontroladores pic
02.Arquitectura de los microcontroladores pic02.Arquitectura de los microcontroladores pic
02.Arquitectura de los microcontroladores picJonathan Ruiz de Garibay
 
Algebra de Boole
Algebra de Boole  Algebra de Boole
Algebra de Boole
Luis Gonzalez
 
REGISTRO DE BANDERAS
REGISTRO DE BANDERASREGISTRO DE BANDERAS
REGISTRO DE BANDERAS
Fabian Rojas
 
Recursividad directa e indirecta
Recursividad directa e indirectaRecursividad directa e indirecta
Recursividad directa e indirecta
Alvaro Enrique Ruano
 
Interrupciones
InterrupcionesInterrupciones
Interrupciones
YESENIA CETINA
 

La actualidad más candente (20)

Registros de control y estados de la CPU
Registros de control y estados de la CPURegistros de control y estados de la CPU
Registros de control y estados de la CPU
 
Manejo de memoria
Manejo de memoriaManejo de memoria
Manejo de memoria
 
Colas estáticas. IESIT
Colas estáticas. IESITColas estáticas. IESIT
Colas estáticas. IESIT
 
Sumador\Restador
Sumador\RestadorSumador\Restador
Sumador\Restador
 
Lenguaje ladder
Lenguaje ladderLenguaje ladder
Lenguaje ladder
 
Organización y estructura interna del cpu
Organización y estructura interna del cpuOrganización y estructura interna del cpu
Organización y estructura interna del cpu
 
Modelos de arquitecturas de computadoras
Modelos de arquitecturas de computadorasModelos de arquitecturas de computadoras
Modelos de arquitecturas de computadoras
 
Arquitectura de computadores power point
Arquitectura de computadores power pointArquitectura de computadores power point
Arquitectura de computadores power point
 
6. configuracion de los sistemas operativos
6. configuracion de los sistemas operativos6. configuracion de los sistemas operativos
6. configuracion de los sistemas operativos
 
programacion con microcontrolador pic 16f84
programacion con microcontrolador pic 16f84programacion con microcontrolador pic 16f84
programacion con microcontrolador pic 16f84
 
Practica 2 Funciones de Comparación en LabView
Practica 2 Funciones de Comparación en LabViewPractica 2 Funciones de Comparación en LabView
Practica 2 Funciones de Comparación en LabView
 
Microprocesadores: Registros Internos
Microprocesadores: Registros InternosMicroprocesadores: Registros Internos
Microprocesadores: Registros Internos
 
Diferencias entre arquitectura y organización
Diferencias entre arquitectura y organizaciónDiferencias entre arquitectura y organización
Diferencias entre arquitectura y organización
 
Modos de Direccionamiento
Modos de DireccionamientoModos de Direccionamiento
Modos de Direccionamiento
 
Diseño de un contador sincrónico con flip-Flop JK, haciendo uso de mapas de k...
Diseño de un contador sincrónico con flip-Flop JK, haciendo uso de mapas de k...Diseño de un contador sincrónico con flip-Flop JK, haciendo uso de mapas de k...
Diseño de un contador sincrónico con flip-Flop JK, haciendo uso de mapas de k...
 
02.Arquitectura de los microcontroladores pic
02.Arquitectura de los microcontroladores pic02.Arquitectura de los microcontroladores pic
02.Arquitectura de los microcontroladores pic
 
Algebra de Boole
Algebra de Boole  Algebra de Boole
Algebra de Boole
 
REGISTRO DE BANDERAS
REGISTRO DE BANDERASREGISTRO DE BANDERAS
REGISTRO DE BANDERAS
 
Recursividad directa e indirecta
Recursividad directa e indirectaRecursividad directa e indirecta
Recursividad directa e indirecta
 
Interrupciones
InterrupcionesInterrupciones
Interrupciones
 

Similar a Diagrama de bloque procesador intel

Arquitectura de una computadora
Arquitectura de una computadoraArquitectura de una computadora
Arquitectura de una computadora
jessiicasaldana
 
Arquitectura de computadores y redes
Arquitectura de computadores y redesArquitectura de computadores y redes
Arquitectura de computadores y redes
Yeison Montaña
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras
16kemhernandez
 
J arce
J arceJ arce
J arceespoch
 
Arquitectura Von Neumann
Arquitectura Von NeumannArquitectura Von Neumann
Arquitectura Von Neumann
Francisco Mejia R
 
51342904 1
51342904 151342904 1
51342904 1willyfd
 
Presentación arquitectura de computadores
Presentación arquitectura de computadoresPresentación arquitectura de computadores
Presentación arquitectura de computadores
Yadirispalacios
 
1 Arquitectura de computadores
1  Arquitectura de computadores1  Arquitectura de computadores
1 Arquitectura de computadores
Johan Silva Cueva
 
M.c
M.cM.c
Diapositiva de los 4 festival de talleres
Diapositiva de los 4 festival de talleres Diapositiva de los 4 festival de talleres
Diapositiva de los 4 festival de talleres
freferbar
 
Arquitectura de Computadores
Arquitectura de ComputadoresArquitectura de Computadores
Arquitectura de Computadores
Erwin Meza
 
Introducción A Microprocesadores
Introducción A MicroprocesadoresIntroducción A Microprocesadores
Introducción A MicroprocesadoresDaniel Remondegui
 
Microprocesador y memorias
Microprocesador y memoriasMicroprocesador y memorias
Microprocesador y memoriassanchezariass
 
Arquitecturadeunmicroprocesador 160912013228
Arquitecturadeunmicroprocesador 160912013228Arquitecturadeunmicroprocesador 160912013228
Arquitecturadeunmicroprocesador 160912013228
Heiner Malca Arevalo
 
Arquitectura Computacional.pdf
Arquitectura Computacional.pdfArquitectura Computacional.pdf
Arquitectura Computacional.pdf
FernandoMayorgaGuitt
 
Microcontrolador
MicrocontroladorMicrocontrolador
Microcontrolador
Dany Sarela Cieza Silva
 
UNIDADES FUNCIONALES DEL ORDENADOR
UNIDADES FUNCIONALES DEL ORDENADORUNIDADES FUNCIONALES DEL ORDENADOR
UNIDADES FUNCIONALES DEL ORDENADOR
GovindaRomero
 

Similar a Diagrama de bloque procesador intel (20)

Arquitectura de una computadora
Arquitectura de una computadoraArquitectura de una computadora
Arquitectura de una computadora
 
Arquitectura de computadores y redes
Arquitectura de computadores y redesArquitectura de computadores y redes
Arquitectura de computadores y redes
 
Hernan espinoza 5_b_t#2
Hernan espinoza 5_b_t#2Hernan espinoza 5_b_t#2
Hernan espinoza 5_b_t#2
 
Tema 11
Tema 11Tema 11
Tema 11
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras
 
J arce
J arceJ arce
J arce
 
Procesador
ProcesadorProcesador
Procesador
 
Arquitectura Von Neumann
Arquitectura Von NeumannArquitectura Von Neumann
Arquitectura Von Neumann
 
51342904 1
51342904 151342904 1
51342904 1
 
Presentación arquitectura de computadores
Presentación arquitectura de computadoresPresentación arquitectura de computadores
Presentación arquitectura de computadores
 
1 Arquitectura de computadores
1  Arquitectura de computadores1  Arquitectura de computadores
1 Arquitectura de computadores
 
M.c
M.cM.c
M.c
 
Diapositiva de los 4 festival de talleres
Diapositiva de los 4 festival de talleres Diapositiva de los 4 festival de talleres
Diapositiva de los 4 festival de talleres
 
Arquitectura de Computadores
Arquitectura de ComputadoresArquitectura de Computadores
Arquitectura de Computadores
 
Introducción A Microprocesadores
Introducción A MicroprocesadoresIntroducción A Microprocesadores
Introducción A Microprocesadores
 
Microprocesador y memorias
Microprocesador y memoriasMicroprocesador y memorias
Microprocesador y memorias
 
Arquitecturadeunmicroprocesador 160912013228
Arquitecturadeunmicroprocesador 160912013228Arquitecturadeunmicroprocesador 160912013228
Arquitecturadeunmicroprocesador 160912013228
 
Arquitectura Computacional.pdf
Arquitectura Computacional.pdfArquitectura Computacional.pdf
Arquitectura Computacional.pdf
 
Microcontrolador
MicrocontroladorMicrocontrolador
Microcontrolador
 
UNIDADES FUNCIONALES DEL ORDENADOR
UNIDADES FUNCIONALES DEL ORDENADORUNIDADES FUNCIONALES DEL ORDENADOR
UNIDADES FUNCIONALES DEL ORDENADOR
 

Último

Ventajas y desventajas de la desinfección con cloro
Ventajas y desventajas de la desinfección con cloroVentajas y desventajas de la desinfección con cloro
Ventajas y desventajas de la desinfección con cloro
durangense277
 
DESARROLO DE HABILIDADES DE PENSAMIENTO.pdf
DESARROLO DE HABILIDADES DE PENSAMIENTO.pdfDESARROLO DE HABILIDADES DE PENSAMIENTO.pdf
DESARROLO DE HABILIDADES DE PENSAMIENTO.pdf
marianabz2403
 
3Redu: Responsabilidad, Resiliencia y Respeto
3Redu: Responsabilidad, Resiliencia y Respeto3Redu: Responsabilidad, Resiliencia y Respeto
3Redu: Responsabilidad, Resiliencia y Respeto
cdraco
 
EduFlex, una educación accesible para quienes no entienden en clases
EduFlex, una educación accesible para quienes no entienden en clasesEduFlex, una educación accesible para quienes no entienden en clases
EduFlex, una educación accesible para quienes no entienden en clases
PABLOCESARGARZONBENI
 
TRABAJO DESARROLLO DE HABILIDADES DE PENSAMIENTO.pdf
TRABAJO DESARROLLO DE HABILIDADES DE PENSAMIENTO.pdfTRABAJO DESARROLLO DE HABILIDADES DE PENSAMIENTO.pdf
TRABAJO DESARROLLO DE HABILIDADES DE PENSAMIENTO.pdf
thomasdcroz38
 
Inteligencia Artificial y Ciberseguridad.pdf
Inteligencia Artificial y Ciberseguridad.pdfInteligencia Artificial y Ciberseguridad.pdf
Inteligencia Artificial y Ciberseguridad.pdf
Emilio Casbas
 
Estructuras Básicas_ Conceptos Basicos De Programacion.pdf
Estructuras Básicas_ Conceptos Basicos De Programacion.pdfEstructuras Básicas_ Conceptos Basicos De Programacion.pdf
Estructuras Básicas_ Conceptos Basicos De Programacion.pdf
IsabellaRubio6
 
Desarrollo de Habilidades de Pensamiento.docx (3).pdf
Desarrollo de Habilidades de Pensamiento.docx (3).pdfDesarrollo de Habilidades de Pensamiento.docx (3).pdf
Desarrollo de Habilidades de Pensamiento.docx (3).pdf
AlejandraCasallas7
 
Posnarrativas en la era de la IA generativa
Posnarrativas en la era de la IA generativaPosnarrativas en la era de la IA generativa
Posnarrativas en la era de la IA generativa
Fernando Villares
 
Estructuras básicas_ conceptos básicos de programación.pdf
Estructuras básicas_  conceptos básicos de programación.pdfEstructuras básicas_  conceptos básicos de programación.pdf
Estructuras básicas_ conceptos básicos de programación.pdf
ItsSofi
 
ACTIVIDAD DE TECNOLOGÍA AÑO LECTIVO 2024
ACTIVIDAD DE TECNOLOGÍA AÑO LECTIVO 2024ACTIVIDAD DE TECNOLOGÍA AÑO LECTIVO 2024
ACTIVIDAD DE TECNOLOGÍA AÑO LECTIVO 2024
DanielErazoMedina
 
Trabajo Coding For kids 1 y 2 grado 9-4.pdf
Trabajo Coding For kids 1 y 2 grado 9-4.pdfTrabajo Coding For kids 1 y 2 grado 9-4.pdf
Trabajo Coding For kids 1 y 2 grado 9-4.pdf
cj3806354
 
Conceptos Básicos de Programación L.D 10-5
Conceptos Básicos de Programación L.D 10-5Conceptos Básicos de Programación L.D 10-5
Conceptos Básicos de Programación L.D 10-5
JulyMuoz18
 
Desarrollo de Habilidades de Pensamiento.
Desarrollo de Habilidades de Pensamiento.Desarrollo de Habilidades de Pensamiento.
Desarrollo de Habilidades de Pensamiento.
AlejandraCasallas7
 
leidy fuentes - power point -expocccion -unidad 4 (1).pptx
leidy fuentes - power point -expocccion -unidad 4 (1).pptxleidy fuentes - power point -expocccion -unidad 4 (1).pptx
leidy fuentes - power point -expocccion -unidad 4 (1).pptx
Leidyfuentes19
 
Diagrama de flujo - ingenieria de sistemas 5to semestre
Diagrama de flujo - ingenieria de sistemas 5to semestreDiagrama de flujo - ingenieria de sistemas 5to semestre
Diagrama de flujo - ingenieria de sistemas 5to semestre
DiegoCampos433849
 
Diagrama de flujo soporte técnico 5to semestre
Diagrama de flujo soporte técnico 5to semestreDiagrama de flujo soporte técnico 5to semestre
Diagrama de flujo soporte técnico 5to semestre
rafaelsalazar0615
 
(PROYECTO) Límites entre el Arte, los Medios de Comunicación y la Informática
(PROYECTO) Límites entre el Arte, los Medios de Comunicación y la Informática(PROYECTO) Límites entre el Arte, los Medios de Comunicación y la Informática
(PROYECTO) Límites entre el Arte, los Medios de Comunicación y la Informática
vazquezgarciajesusma
 
MANUAL DEL DECODIFICADOR DVB S2. PARA VSAT
MANUAL DEL DECODIFICADOR DVB  S2. PARA VSATMANUAL DEL DECODIFICADOR DVB  S2. PARA VSAT
MANUAL DEL DECODIFICADOR DVB S2. PARA VSAT
Ing. Julio Iván Mera Casas
 
Semana 10_MATRIZ IPER_UPN_ADM_03.06.2024
Semana 10_MATRIZ IPER_UPN_ADM_03.06.2024Semana 10_MATRIZ IPER_UPN_ADM_03.06.2024
Semana 10_MATRIZ IPER_UPN_ADM_03.06.2024
CesarPazosQuispe
 

Último (20)

Ventajas y desventajas de la desinfección con cloro
Ventajas y desventajas de la desinfección con cloroVentajas y desventajas de la desinfección con cloro
Ventajas y desventajas de la desinfección con cloro
 
DESARROLO DE HABILIDADES DE PENSAMIENTO.pdf
DESARROLO DE HABILIDADES DE PENSAMIENTO.pdfDESARROLO DE HABILIDADES DE PENSAMIENTO.pdf
DESARROLO DE HABILIDADES DE PENSAMIENTO.pdf
 
3Redu: Responsabilidad, Resiliencia y Respeto
3Redu: Responsabilidad, Resiliencia y Respeto3Redu: Responsabilidad, Resiliencia y Respeto
3Redu: Responsabilidad, Resiliencia y Respeto
 
EduFlex, una educación accesible para quienes no entienden en clases
EduFlex, una educación accesible para quienes no entienden en clasesEduFlex, una educación accesible para quienes no entienden en clases
EduFlex, una educación accesible para quienes no entienden en clases
 
TRABAJO DESARROLLO DE HABILIDADES DE PENSAMIENTO.pdf
TRABAJO DESARROLLO DE HABILIDADES DE PENSAMIENTO.pdfTRABAJO DESARROLLO DE HABILIDADES DE PENSAMIENTO.pdf
TRABAJO DESARROLLO DE HABILIDADES DE PENSAMIENTO.pdf
 
Inteligencia Artificial y Ciberseguridad.pdf
Inteligencia Artificial y Ciberseguridad.pdfInteligencia Artificial y Ciberseguridad.pdf
Inteligencia Artificial y Ciberseguridad.pdf
 
Estructuras Básicas_ Conceptos Basicos De Programacion.pdf
Estructuras Básicas_ Conceptos Basicos De Programacion.pdfEstructuras Básicas_ Conceptos Basicos De Programacion.pdf
Estructuras Básicas_ Conceptos Basicos De Programacion.pdf
 
Desarrollo de Habilidades de Pensamiento.docx (3).pdf
Desarrollo de Habilidades de Pensamiento.docx (3).pdfDesarrollo de Habilidades de Pensamiento.docx (3).pdf
Desarrollo de Habilidades de Pensamiento.docx (3).pdf
 
Posnarrativas en la era de la IA generativa
Posnarrativas en la era de la IA generativaPosnarrativas en la era de la IA generativa
Posnarrativas en la era de la IA generativa
 
Estructuras básicas_ conceptos básicos de programación.pdf
Estructuras básicas_  conceptos básicos de programación.pdfEstructuras básicas_  conceptos básicos de programación.pdf
Estructuras básicas_ conceptos básicos de programación.pdf
 
ACTIVIDAD DE TECNOLOGÍA AÑO LECTIVO 2024
ACTIVIDAD DE TECNOLOGÍA AÑO LECTIVO 2024ACTIVIDAD DE TECNOLOGÍA AÑO LECTIVO 2024
ACTIVIDAD DE TECNOLOGÍA AÑO LECTIVO 2024
 
Trabajo Coding For kids 1 y 2 grado 9-4.pdf
Trabajo Coding For kids 1 y 2 grado 9-4.pdfTrabajo Coding For kids 1 y 2 grado 9-4.pdf
Trabajo Coding For kids 1 y 2 grado 9-4.pdf
 
Conceptos Básicos de Programación L.D 10-5
Conceptos Básicos de Programación L.D 10-5Conceptos Básicos de Programación L.D 10-5
Conceptos Básicos de Programación L.D 10-5
 
Desarrollo de Habilidades de Pensamiento.
Desarrollo de Habilidades de Pensamiento.Desarrollo de Habilidades de Pensamiento.
Desarrollo de Habilidades de Pensamiento.
 
leidy fuentes - power point -expocccion -unidad 4 (1).pptx
leidy fuentes - power point -expocccion -unidad 4 (1).pptxleidy fuentes - power point -expocccion -unidad 4 (1).pptx
leidy fuentes - power point -expocccion -unidad 4 (1).pptx
 
Diagrama de flujo - ingenieria de sistemas 5to semestre
Diagrama de flujo - ingenieria de sistemas 5to semestreDiagrama de flujo - ingenieria de sistemas 5to semestre
Diagrama de flujo - ingenieria de sistemas 5to semestre
 
Diagrama de flujo soporte técnico 5to semestre
Diagrama de flujo soporte técnico 5to semestreDiagrama de flujo soporte técnico 5to semestre
Diagrama de flujo soporte técnico 5to semestre
 
(PROYECTO) Límites entre el Arte, los Medios de Comunicación y la Informática
(PROYECTO) Límites entre el Arte, los Medios de Comunicación y la Informática(PROYECTO) Límites entre el Arte, los Medios de Comunicación y la Informática
(PROYECTO) Límites entre el Arte, los Medios de Comunicación y la Informática
 
MANUAL DEL DECODIFICADOR DVB S2. PARA VSAT
MANUAL DEL DECODIFICADOR DVB  S2. PARA VSATMANUAL DEL DECODIFICADOR DVB  S2. PARA VSAT
MANUAL DEL DECODIFICADOR DVB S2. PARA VSAT
 
Semana 10_MATRIZ IPER_UPN_ADM_03.06.2024
Semana 10_MATRIZ IPER_UPN_ADM_03.06.2024Semana 10_MATRIZ IPER_UPN_ADM_03.06.2024
Semana 10_MATRIZ IPER_UPN_ADM_03.06.2024
 

Diagrama de bloque procesador intel

  • 1. Universidad Autonoma de Quito<br />Facultad de Ingenieria de Sistemas<br />5ASS<br />Cristian Paredes<br />Organización de Computadores<br />Diagramas de bloque procesadores 32 bits<br />25 de febrero de 2011<br />ARQUITECTURA COMPUTACIONAL<br />Acerca de arquitectura de computadores<br />Una característica fundamental de una maquina digital, es que esta necesita una excitación para ejecutar una serie de pasos predeterminados, tiene una función especifica.<br />En un computador, la respuesta se puede programar, esto es, explora algunas instrucciones y datos (programa) y de acuerdo a esto (ejecuta). Su función es flexible y depende del programa almacenado en memoria.<br />De la diversidad de computadores que existe se distinguen algunos bloques funcionales típicos.<br />Se estudiaran algunos de estos bloques para entender como se construye una estructura flexible como una computadora.<br />Estructura funcional<br />En la figura se muestra una estructura típica de un computador clásico del tipo V. Neumann. El concepto de computador de programa almacenado se establece con el proyecto EDVAC (Electronic Discrete Variable Automatic Computer), 1945 (John Von Neumann, J. Presper Ecker, John Mauchly<br />66230542227500<br />3829057175500<br />El avance tecnológico, particularmente el desarrollo de tecnología de compuertas con control de impedancia, 3er. estado, ha modificado la estructura centralizada por un esquema mas distribuido.<br />10858518034000<br />Es importante resaltar que en todas estas representaciones se puede constatar que todos los computadores tienen la misma forma de operar. Una diferencia es la incorporación de buses en las arquitecturas actuales, lo que ha permitido el desarrollo de cada unidad funcional por separado.<br />Algunos de los elementos funcionales:<br />Unidades de entrada y salida<br />Unidad de memoria<br />Unidad aritmética lógica<br />Unidad de control <br />Buses: dirección, dato, control, I/O<br />Estos elementos se articulan de acuerdo a las características de los procesadores. Se presenta un diagrama de bloques de una estructura genérica de un procesador en que aparecen representados los distintos elementos que lo constituyen. Esta dividido en una sección de datos y una de control. La estructura de los buses se considera que es de tipo multiplexado entre memoria e I/O.<br />La sección de datos: registros de dirección, contador de programa, ALU, registros varios.<br />La sección de control provee decodificación de instrucción e información de tiempo (sincronismo) al resto de los elementos del procesador. Mantencion de información de estatus del interior y fuera del chip.<br />El procesador manipula, fundamentalmente, tres tipos de datos:<br />Instrucciones: secuencias de bit que son decodificadas por el procesador. Están almacenadas en la memoria RAM o ROM y son extraidas en forma secuencial y llevadas al registro de instrucción del procesador, de acuerdo al flujo del programa.<br />Direcciones: o en dispositivos I/O en que se almacenan elementos de información.<br />65913032512000ubicaciones en memoria<br />Datos o operandos: información que será operada por el procesador y que puede tener una representación numérica, lógica o alfanumérica (string).<br />Unidad aritmetica logica<br />Es en donde se relizan las operaciones aritmeticas y logicas, para ello se apoya usando el registro acumulador, los registros generales y tambien un registro flag.<br />Los registros flag sirven para indicar el estado del procesador despues de realizar una operacion de calculo. Los registros son flip flop que registran las caracteristicas del resultado arrojado por una instruccion.<br />Dependiendo de los fabricantes los flags pueden ser muy diversos pero hay algunos que en general se encuentran en casi todos los procesadores:<br />Flag de signo: indica si el resultado de la ultima operacion fue positiva o negativa.<br />Flag de cero: indica si el resultado de la ultima operacion fue cero o distinto de cero.<br />Flag de overflow: indica si el resultado fue mayor que la capacidad de representacion del acumulador<br />Flag de underflow: cuando el resultado es menor a la minima capacidad de representacion del acumulador.<br />Etc.<br />Operaciones aritmeticas y logicas<br />Las operaciones aritmeticas y logicas se realizan siempre sobre algun registro y tienen como pivote el registro acumulador:<br />Sobre el acumulador, solamente<br />Entre el acumulador y algun registro<br />Entre el acumilador y una direccion de memoria<br />Entre el acumulador y un dato inmediato.<br />El resultado de las operaciones es almacenado en el acumulador.<br />Algunas operaciones aritmaticas logicas tipicas:<br />Sumas<br />Restas<br />Complemetacion<br />Despalazamiento a la izquierda (multiplicado por 2)<br />Despalzamiento a la derecha (dividido por 2)<br />Incremetar o decrementar en 1 el acumulador<br />OR, AND, OR-EX, etc, entre un par de registros.<br />Las operaciones de multiplicacion y division no son efectuadas por la alu y se implementan en software que comanadan la ALU o hardware, especial, que realiza estas funciones.<br />Registros de trabajo<br />Se usan para almacenar datos empleados en la ejecucion de las instrucciones, es muy importante su velocidad de respuesta.<br />Unidad de control<br />Realiza funciones organizativas a partir de un mecanismo de relojeria con el cual se sincroniza y secuencian los tiempos y los momentos en que los distintos elementos, que constituyen la estructura del procesador, deban participar en la ejecucion de una instruccion.<br />Un ciclo de reloj es la unidad de tiempo para la ejecucion de las operaciones dentro del procesador. Las operaciones se realizan dentro del ciclo de reloj o en multiplos, enteros, de ciclos de reloj.<br />Cada ciclo de reloj esta dividido en diferentes tiempos, o fases, los cuales indican el momento en que se efectuan las micro-operaciones , dentro de cada ciclo.<br />Una micro operacion corresponde a acciones como: desplazamiento de un registro, transferencia de un registro a un bus, complementar un registro, etc.<br />La unidad de control comanda el registro que contiene la direccion de la instruccion que se esta ejecutando o de la proxima instruccion a ejecutar, esto depende del estado de avance en el tiempo de ejecucion de la instruccion.<br />El registro de direccion de instruccion y la memoria stack estan relacionados ya que esta contiene las direcciones de retorno de las rutinas del programa.<br />El registro de direcciones requiere de un procesamiento aritmetico de direcciones de acuerdo al largo, en bytes, de la instruccion en ejecucion.<br />La unidad de control dispone del registro de instruccion que almacena la instruccion que se esta efectuando, es decir una vez finalizado el fetch.<br />La instruccion esta compuesta de dos partes:<br />El codigo de operacion el llamado opcode, con el cual se alimenta al decodificador de instruccion<br />Una direccion que se puede almacenar en algun registro de direcciones<br />La unidad de control contiene toda la circuiteria necesaria para efectuar las microoperacioens oredenadas de acuerdo a la naturaleza de la instruccion a ejecutar.<br />Unidad de memoria<br />Corresponde a un conjunto de registros direccionables a traves del bus de direcciones.<br />Cada registro de memoria esta constituido por un determinado numero de unidades basicas, bit, que constituyen la celda de memoria. El tamaño de la celda es constante para un procesador determinado.<br />Los tamaños tipicos son 4, 8, 16, 32 y mas bits por celda.<br />La memoria tiene dos usos principales:<br />Almacenar programas<br />Almacenar datos o resultados.<br />El almacenamiento de programas esta asociado a la naturaleza de los mismos. Si son de uso permanente se almacenan en memoria ROM (read only memory), caso de los programas BIOS (basic input output system).<br />Si son de uso esporadico y afectos a cambios se almacenan RAM (ramdom access memory) caso de los programas de aplicacion.<br />Las memorias del tipo ROM corresponden a tecnologia de memorias, electronicas, de estado solida no volatil, esto significa que no requieren de energia para mantener los valores que almacenan.<br />Las memorias RAM necesitan energia para mantener la informacion almacenada, se reconocen dos grandes familias:<br />Las SRAM o ram estaticas, rapidas, caras, de alto consumo utiles como memorias cache L2<br />Las DRAM o ram dinamicas, lentas, baratas, de bajo consumo se usan como memoria principal<br />Operacion de la memoria<br />La forma de trabajo de un ciclo de memoria con el envio de una direccion por el BUS de DIRECCION, AB (address bus), dicha direccion se almacena en un registro de direcciones de memoria, MAR (memory address register)<br />230314520891500<br />La operacion de memoria puede ser de lectura o escrtura.<br />Lectura: el contenido de la celda direccionada por el MAR se transfiere a un registro de datos de memoria MDR (memory data register) el que transfiere su contenido al bus de datos DB (data bus), de alli al registro del procesador que corresponda.<br />Escritura: una vez seleccionado el MAR , se transfiere el contenido del DB al MDR, desde donde se lleva a la celda seleccionada, completando el proceso de escritura.<br />Papel del bus de control: a traves de este bus, la unidad de control activa el MAR el MDR y los demas registros involucrados en los procesos de lectura-escritura. Sincroniza el momento en que se activan AB y DB, esto corresponde a un conjunto de microoperraciones necesarias para producir una lectura o escritura en memoria.<br />4743457239000<br />Unidad entrada y salida<br />Dado que la CPU trabaja a velocidades mucho mayor que los equipos perifericos (nsg. v/s msg) se requiere una unidad que se encargue de organizar cual de los perifericos conectados sera habilitado para intercambiar informacion con el procesador.<br />La unidad de entrada/salida puede ser un multiplexor/demultiplexor, a traves del selector de puertas se direcciona cual de los equipos debe conectarse, la señal de control establece la modalidad de comunicacion I/O, la informacion se transfiere al I/O data desde donde se traslada al DB.<br />Existen diversas modalidades de organizacion para transferir informacion: <br />Tiempo: sincronico o asincronico<br />Datos: secuenciales, paralelos<br />Coneccion directa al DB, se elimina el I/O data<br />Coneccion directa a memoria, DMA (Data Memory Access), permite coneccion entre procesadores y entre unidades controladoras rapidas, interfases de discos, etc.<br />Diagramas de bloques de procesadores:<br />748665-59626500<br />Intel 8080<br />Intel 8086<br />Intel 80486<br />Intel pentium<br />Hewett Packart PA<br />SUN Spark<br />Digital Apha<br />3829053111500<br />Procesador Intel 8080, bus de datos 8 bits, bus de direcciones 16 bits<br />748665270256000<br />-74295-7747000<br />Procesador Intel 486<br />382905-7747000 <br />Intel pentium<br />-257175-16891000<br />Esquema del procesador Hewlett Packard, precision Architecture, SFU (special funtions units), TLB (translation lookaside buffer).<br />-74295-13208000<br />Diagrama de Ultra SPARC -I<br />-74295-7747000<br />Procesador Alpha de Digtal Equiipment Corp.<br />