SlideShare una empresa de Scribd logo
1 de 21
UNIVERSIDAD FERMÍN TORO
VICE-RECTORADO ACADÉMICO
ESCUELA DE INGENIERÍA
NÚCLEO CABUDARE
CIRCUITOS DIGITALES
Proyecto Nro. 2
Compuertas lógicas TTL
Integrante:
Ixis Yepez
Marionny Medina
Profesora: Juan Molina
Seccion: SAIA C
Materia: Lab. Digitales
CABUDARE, FEBRERO DEL AÑO 2018.
PRELABORATORIO
1. Investigue el comportamiento de las compuertas AND, OR, NAND, NOR,
EXOR y EXNOR, dibuje la tabla de la verdad para cada una de ellas
considerando la cantidad de entrada mínima.
Puerta AND
La puerta lógica Y, más conocida por su nombre en inglés AND, realiza la
función booleana de producto lógico. Su símbolo es un punto (·), aunque se
suele omitir. Así, el producto lógico de las variables A y B se indica como AB, y
se lee A y B o simplemente A por B.
La ecuación característica que describe el comportamiento de la puerta AND
es:
𝐹 = 𝐴 ∗ 𝐵
Puerta AND con transistores
Símbolo de la función lógica Y: a) Contactos, b) Normalizado y c) No
normalizado
Tabla de verdad puerta AND
Así, desde el punto de vista de la aritmética módulo 2, la compuerta AND
implementa el producto módulo 2.
Puerta OR
La puerta lógica O, más conocida por su nombre en inglés OR, realiza la
operación de suma lógica.
La ecuación característica que describe el comportamiento de la puerta OR es:
𝐹 = 𝐴 + 𝐵
Puerta OR con transistores
Símbolo de la función lógica O: a) Contactos, b) Normalizado y c) No
normalizado
Tabla de verdad puerta OR
Podemos definir la puerta OR como aquella que proporciona a su salida un 1
lógico si al menos una de sus entradas está a 1.
Puerta NAND
La puerta lógica NO-Y, más conocida por su nombre en inglés NAND, realiza la
operación de producto lógico negado. En ocasiones es llamada también barra
de Sheffer. En la figura de la derecha pueden observarse sus símbolos
en electrónica.
La ecuación característica que describe el comportamiento de la puerta NAND
es:
𝐹 = 𝐴𝐵̅̅̅̅ = 𝐴̅ + 𝐵̅
Símbolo de la función lógica NO-Y: a) Contactos, b) Normalizado y c) No
normalizado.
Puerta NAND con transistores
Su tabla de verdad es la siguiente:
Tabla de verdad puerta NAND
Podemos definir la puerta NO-Y como aquella que proporciona a su salida un 0
lógico únicamente cuando todas sus entradas están en 1.
Puerta NOR
La puerta lógica NO-O, más conocida por su nombre en inglés NOR, realiza la
operación de suma lógica negada. En ocasiones es llamada también barra de
Pierce. En la figura de la derecha pueden observarse sus símbolos
en electrónica.
La ecuación característica que describe el comportamiento de la puerta NOR
es:
𝐹 = 𝐴 + 𝐵̅̅̅̅̅̅̅̅ = 𝐴̅ ∗ 𝐵̅
Símbolo de la función lógica NO-O: a) Contactos, b) Normalizado y c) No
normalizado
Puerta NOR con transistores
Puerta XOR
La puerta lógica OR-exclusiva, más conocida por su nombre en inglés XOR,
realiza la función booleana A'B+AB'. Su símbolo es un signo más "+" inscrito en
un círculo). En la figura siguiente, se pueden observarse sus símbolos en
electrónica.
Símbolo de la función lógica O-exclusiva: a) Contactos, b) Normalizado y c) No
normalizado
La ecuación característica que describe el comportamiento de la puerta XOR
es:
𝐹 = 𝐴̅ 𝐵 + 𝐴𝐵̅
Su tabla de verdad es la siguiente:
Tabla de verdad puerta XOR
Se puede definir esta puerta como aquella que da por resultado uno,
cuando los valores en las entradas son distintos. ej: 1 y 0, 0 y 1 (en una
compuerta de dos entradas). Se obtiene cuando ambas entradas tienen distinto
valor.
Si la puerta tuviese tres o más entradas, la XOR tomaría la función de
suma de paridad, cuenta el número de unos a la entrada y si son un número
impar, pone un 1 a la salida, para que el número de unos pase a ser par. Esto
es así porque la operación XOR es asociativa.
Puerta NOR-exclusiva (XNOR)
La puerta NO-exclusiva, más conocida por su nombre en inglés NOR exclusive
o XNOR, es el complemento de la puerta OR exclusiva, siendo su función
booleana AB + A’B’. Se utiliza el mismo símbolo que la puerta OR exclusiva
(signo más “+” inscrito en un círculo) y su representación en el diseño de
circuitos lógicos y ecuación que la describe.
𝑌 = 𝐴𝐵 + 𝐴̅ 𝐵̅
Tabla de verdad puerta XNOR
Puerta EXNOR con transistores
2. Defina y explique cada una de las siguientes siglas: IOH, IOL, IIL, IIH.
Estas corresponden a los parámetros de corriente de las compuertas lógicas, a
continuación, se describe su significado:
 Corriente de entrada de nivel alto (IIH)
Corriente en una entrada cuando se le aplica un nivel ALTO.
 Corriente de salida de nivel alto (IOH)
Corriente en una salida cuando se aplican condiciones de entrada que generen
en la salida un nivel ALTO.
 Corriente de entrada de nivel bajo (IIL)
Corriente en una entrada cuando se le aplica un nivel BAJO.
 Corriente de salida de nivel bajo (IOL)
La corriente en una salida cuando se aplican condiciones de entrada que
generen en la salida un nivel BAJO.
3. Investigue que es un dip-swicht, su configuración y como se conecta.
Un DIP-Switch se trata de un conjunto de interruptores eléctricos que se
presenta en un formato encapsulado (en lo que se denomina Dual In-line
Package), la totalidad del paquete de interruptores se puede también referir
como interruptor DIP en singular.
Estructura física del interruptor DIP
Los interruptores DIP son una alternativa a los jumper. Su ventaja principal es
que son más rápidos y fáciles de configurar y cambiar y no hay piezas sueltas
que perder. Se pueden considerar como conjunto de interruptores minúsculos
para ser insertados en circuitos impresos. El encapsulado para los interruptores
es el DIP donde la separación estándar entre patas es de una décima de
pulgada.
4. ¿Cómo se calcula el valor de una Resistencia (R) que debe ser conectada a
un LED como el que se muestra en la figura?
El valor de la resistencia la determinará tanto la salida de corriente de la
compuerta OR como la demanda de potencia del LED, es decir, supóngase
que el voltaje de salida en nivel ALTO (VOH) es de 5V, la corriente de salida
máxima (IOHmax) es de 750 mA y el LED funciona con 5V-20mA, mediante la ley
de Ohm, se obtiene:
𝑉 = 𝐼 ∗ 𝑅
𝑅 =
𝑉
𝐼
𝑅 =
5𝑉
20𝑚𝐴
𝑅 = 250Ω
Este, por ejemplo, es la razón de que comúnmente se observa en los planos un
led acoplado en serie con una resistencia de valor comercial de 220 ó 330
Ohmnios.
También, debe acotarse que el elemento acoplado en la salida, demanda una
corriente muy inferior a IOHmax (se puede instalar el LED sin problema), por lo
cual es aconsejable revisar siempre el fan-out de las compuertas antes de
conectar cualquier elemento que demande corriente de salida.
ACTIVIDADES DE LABORATORIO
PARTE I. MONTAJE DE COMPUERTAS LOGICAS.
 Compruebe el funcionamiento colocando en las entradas del dispositivo
mediante un dip-switch la tabla de verdad respectiva a las compuertas
lógicas utilizadas en el pre-laboratorio. Si la salida es un bajo configure
en el circuito el encendido de un LED de lo contrario, si la salida es un
alto configure en la salida el encendido de un LED de diferente color.
Respuesta:
Para todos los circuitos, se elige el led rojo para un nivel BAJO en la salida, y
un LED verde para un ALTO.
Compuerta AND:
Circuito implementado:
Tabla de verdad obtenida:
Compuerta OR:
Circuito implementado:
Tabla de verdad obtenida:
Compuerta NAND:
Circuito implementado:
Tabla d verdad obtenida:
Compuerta NOR:
Circuito implementado:
Tabla de verdad obtenida:
Compuerta EXOR:
Circuito implementado:
Tabla de verdad obtenida:
Demuestre que:
Respuesta:
Se muestran los resultados de las tablas de verdad de las dos propuestas del
gráfico
Al observar los niveles lógicos de entrada y salida se observa que los circuitos
poseen igual salida lógica para los mismos niveles lógicos de entrada, por lo
que se puede hablar de equivalencia lógica, este ejemplo de equivalencia sirve
para la utilización en cascada de las compuertas presentadas, obteniéndose
una compuerta de tres entradas con dos compuertas de dos.
 Pruebe un 74LS14, inserte un valor bajo (fijo) a la entrada y observe en
el osciloscopio la entrada vs la
salida. Realice el mismo estudio para un 74LS04. Grafique y explique.
Como se puede observar la grafica correspondiente a la letra u muestra la
grafica de entrada de ambos componentes, la grafica A muestra la entrada del
inversor 74ls04 y la b la del inversor 74ls14. Con esto observamos que el
74ls14 tiene una mejor calidad en montajes en los cuales a la entrada se
presentara un ruido que puede falsear los niveles de salida, en cambio el
74ls04 no.
PARTE II. DISEÑO CON COMPUERTA LOGICAS.
Toda entidad bancaria cuenta con robustos sistemas de seguridad para evitar
robos y asaltos. Se requiere que usted diseñe un circuito digital utilizando
compuertas lógicas capaz de activar la alarma del banco bajo ciertas
condiciones:
1. Si se presiona el botón de emergencias enciende automáticamente la
alarma.
2. Si se abre la puerta de la bóveda y no esta desactivo el botón de
protección también enciende la alarma.
Se tienen tres entradas que representan la clave de la bóveda. Si la
clave es 1 0 1 (en este orden) debe encender un led verde que indica que la
bóveda esta abierta, de lo contrario encienda la alarma.
Evaluación:
 Elabore la tabla de verdad del diseño.
 Indique la ecuación matemática que rige al circuito.
 Utilizando compuertas lógicas de la familia 74LS TTL monte en el
protoboard el circuito diseñado.
(Debe realizar un vídeo donde muestren el cumplimiento de su diseño una vez
montado y
probado el circuito)
Respuesta:
En esta actividad se procedió a la realización de un circuito el cual emula el
sistema de seguridad de un banco el cual depende de 5 variables de entrada
las cuales son:
A: Botón de Emergencia.
B: Botón de seguridad.
C: Primer digito de clave de bóveda
D: Segundo digito de clave de bóveda
E: Tercer digito de clave de bóveda.
La combinación CDE debe ser obligatoriamente 101 para abrir la bóveda.
La tabla de verdad del planteamiento es la siguiente:
POST – LABORATORIO
Realice la tabla de verdad del siguiente circuito, identifique los componentes
del gráfico e investiguesobre el simulador usado.
Respuesta:
Elementos utilizados:
Clock: es una señal de reloj, es un elemento que genera una onda cuadrada.
Toggle Switch: Se utiliza para generar una basculación, es decir un cambio en
su nivel lògico bajo la presencia de algún suceso, en este caso, el nivel lógico
queda almacenadocuando el reloj està en nivel ALTO.
AND Gate: Compuerta AND
NAND Gate: Compuerta NAND
NOT Gate: Compuerta NOT
Se muestra el circuito en el simulador, se ha el utilizado D-Switch para simular
la señal de reloj y el dispositivo de basculación, de modo que se puedan
observar las salidas en un tiempo controlado manualmente, para anotar los
datos de salida con cada pulso re reloj.
Como existen dos combinaciones de entrada, existen 22
= 4 posibles
combinaciones de salida para cada LED acoplado, se muestra la tabla de
verdad correspondiente al circuito.
Señal de
reloj (Switch
superior)
Bàscula
(Switch
inferior)
LED rojo LED verde
x 0 Estado
previo
Estado
previo
0 1 0 1
1 1 1 0

Más contenido relacionado

La actualidad más candente

Practica3circuitosdigitales 160715193247
Practica3circuitosdigitales 160715193247Practica3circuitosdigitales 160715193247
Practica3circuitosdigitales 160715193247andrevmd
 
Optoelectrónica
OptoelectrónicaOptoelectrónica
Optoelectrónicacgondola3
 
Amplificadores de potencia
Amplificadores de potenciaAmplificadores de potencia
Amplificadores de potenciaTensor
 
TERCER LABORATORIO DE ELECTRONICA
TERCER  LABORATORIO DE ELECTRONICA TERCER  LABORATORIO DE ELECTRONICA
TERCER LABORATORIO DE ELECTRONICA Marx Simpson
 
Laboratorio de electronica analoga
Laboratorio de electronica analogaLaboratorio de electronica analoga
Laboratorio de electronica analogaDante Leiva
 
Modelos equivalentes de pequeña señal de los transistores fet
Modelos equivalentes de pequeña señal de los transistores fetModelos equivalentes de pequeña señal de los transistores fet
Modelos equivalentes de pequeña señal de los transistores fetArmando Bautista
 
redes de 2 puertas
redes de 2 puertasredes de 2 puertas
redes de 2 puertasmosnik
 
Reguladores de voltaje lineales en paralelo
Reguladores de voltaje lineales en paralelo Reguladores de voltaje lineales en paralelo
Reguladores de voltaje lineales en paralelo CarlosLpezLimn
 
Ejercicios resueltos con diodos
Ejercicios resueltos con diodosEjercicios resueltos con diodos
Ejercicios resueltos con diodosvstiven18
 
PRACTICA : FILTROS ACTIVOS CON OPAM
PRACTICA : FILTROS ACTIVOS CON OPAMPRACTICA : FILTROS ACTIVOS CON OPAM
PRACTICA : FILTROS ACTIVOS CON OPAMAlberto Mendoza
 

La actualidad más candente (20)

3.5. Configuración en Colector Común
3.5. Configuración en Colector Común3.5. Configuración en Colector Común
3.5. Configuración en Colector Común
 
Informe transistores bjt
Informe transistores   bjtInforme transistores   bjt
Informe transistores bjt
 
Practica3circuitosdigitales 160715193247
Practica3circuitosdigitales 160715193247Practica3circuitosdigitales 160715193247
Practica3circuitosdigitales 160715193247
 
Modelo híbrido del bjt
Modelo híbrido del bjtModelo híbrido del bjt
Modelo híbrido del bjt
 
Optoelectrónica
OptoelectrónicaOptoelectrónica
Optoelectrónica
 
Amplificadores de potencia
Amplificadores de potenciaAmplificadores de potencia
Amplificadores de potencia
 
Proyecto 3 electronica1
Proyecto 3 electronica1Proyecto 3 electronica1
Proyecto 3 electronica1
 
TERCER LABORATORIO DE ELECTRONICA
TERCER  LABORATORIO DE ELECTRONICA TERCER  LABORATORIO DE ELECTRONICA
TERCER LABORATORIO DE ELECTRONICA
 
Conexión darlington transistor
Conexión darlington transistorConexión darlington transistor
Conexión darlington transistor
 
3.3. Configuración en Base Común
3.3. Configuración en Base Común3.3. Configuración en Base Común
3.3. Configuración en Base Común
 
Laboratorio de electronica analoga
Laboratorio de electronica analogaLaboratorio de electronica analoga
Laboratorio de electronica analoga
 
Modelos equivalentes de pequeña señal de los transistores fet
Modelos equivalentes de pequeña señal de los transistores fetModelos equivalentes de pequeña señal de los transistores fet
Modelos equivalentes de pequeña señal de los transistores fet
 
Proyecto 1
Proyecto 1Proyecto 1
Proyecto 1
 
FUENTE REGULABLE
FUENTE REGULABLE FUENTE REGULABLE
FUENTE REGULABLE
 
Algebra de boole_1
Algebra de boole_1Algebra de boole_1
Algebra de boole_1
 
redes de 2 puertas
redes de 2 puertasredes de 2 puertas
redes de 2 puertas
 
Reguladores de voltaje lineales en paralelo
Reguladores de voltaje lineales en paralelo Reguladores de voltaje lineales en paralelo
Reguladores de voltaje lineales en paralelo
 
Ejercicios resueltos con diodos
Ejercicios resueltos con diodosEjercicios resueltos con diodos
Ejercicios resueltos con diodos
 
Transistoresfet
TransistoresfetTransistoresfet
Transistoresfet
 
PRACTICA : FILTROS ACTIVOS CON OPAM
PRACTICA : FILTROS ACTIVOS CON OPAMPRACTICA : FILTROS ACTIVOS CON OPAM
PRACTICA : FILTROS ACTIVOS CON OPAM
 

Similar a CIRCUITOS DE SEGURIDAD BANCARIA

Presentacion power point digitales
Presentacion power point digitalesPresentacion power point digitales
Presentacion power point digitalescyber
 
Laboratorio 08
Laboratorio 08Laboratorio 08
Laboratorio 08Junior
 
Instituto Tecnologico Sudamericano
Instituto Tecnologico SudamericanoInstituto Tecnologico Sudamericano
Instituto Tecnologico SudamericanoPatricio Espinoza
 
Electrónica digital
Electrónica digitalElectrónica digital
Electrónica digitalcandebobes
 
2. electronica digital
2. electronica digital2. electronica digital
2. electronica digitalsonsolesbar
 
Practica 3 algebra booleana por compuertas lógicas.
Practica 3 algebra booleana por compuertas lógicas.Practica 3 algebra booleana por compuertas lógicas.
Practica 3 algebra booleana por compuertas lógicas.JavierDeJesusCamacho1
 
Compuertas lógicas
Compuertas lógicasCompuertas lógicas
Compuertas lógicasEly Ch
 
Unidad didáctica i circuitos de_logica_digital
Unidad didáctica i circuitos de_logica_digitalUnidad didáctica i circuitos de_logica_digital
Unidad didáctica i circuitos de_logica_digitalNombre Apellidos
 
practica 3,4
practica 3,4practica 3,4
practica 3,4i00
 
Montaje de Circuitos Electronicos
Montaje de Circuitos ElectronicosMontaje de Circuitos Electronicos
Montaje de Circuitos Electronicoskratosjys
 
Electrónica de control 6
Electrónica de control 6Electrónica de control 6
Electrónica de control 6Roger Roman
 
Compuertas Lógicas NOR, XOR, NAND, XNOR
Compuertas Lógicas NOR, XOR, NAND, XNORCompuertas Lógicas NOR, XOR, NAND, XNOR
Compuertas Lógicas NOR, XOR, NAND, XNORCarolina Medina Salazar
 

Similar a CIRCUITOS DE SEGURIDAD BANCARIA (20)

Presentacion power point digitales
Presentacion power point digitalesPresentacion power point digitales
Presentacion power point digitales
 
Laboratorio 08
Laboratorio 08Laboratorio 08
Laboratorio 08
 
Puerta lógica
Puerta lógicaPuerta lógica
Puerta lógica
 
Instituto Tecnologico Sudamericano
Instituto Tecnologico SudamericanoInstituto Tecnologico Sudamericano
Instituto Tecnologico Sudamericano
 
Practica #1
Practica #1Practica #1
Practica #1
 
Compuertas
CompuertasCompuertas
Compuertas
 
Compuertas Logicas
Compuertas LogicasCompuertas Logicas
Compuertas Logicas
 
Electrónica digital
Electrónica digitalElectrónica digital
Electrónica digital
 
2. electronica digital
2. electronica digital2. electronica digital
2. electronica digital
 
2. electronica digital
2. electronica digital2. electronica digital
2. electronica digital
 
Practica 3 algebra booleana por compuertas lógicas.
Practica 3 algebra booleana por compuertas lógicas.Practica 3 algebra booleana por compuertas lógicas.
Practica 3 algebra booleana por compuertas lógicas.
 
Compuertas lógicas
Compuertas lógicasCompuertas lógicas
Compuertas lógicas
 
Puertas logicas
Puertas logicas Puertas logicas
Puertas logicas
 
Unidad didáctica i circuitos de_logica_digital
Unidad didáctica i circuitos de_logica_digitalUnidad didáctica i circuitos de_logica_digital
Unidad didáctica i circuitos de_logica_digital
 
practica 3,4
practica 3,4practica 3,4
practica 3,4
 
Montaje de Circuitos Electronicos
Montaje de Circuitos ElectronicosMontaje de Circuitos Electronicos
Montaje de Circuitos Electronicos
 
Electrónica de control 6
Electrónica de control 6Electrónica de control 6
Electrónica de control 6
 
Compuertas logicas
Compuertas logicasCompuertas logicas
Compuertas logicas
 
compuertas logicas
compuertas logicascompuertas logicas
compuertas logicas
 
Compuertas Lógicas NOR, XOR, NAND, XNOR
Compuertas Lógicas NOR, XOR, NAND, XNORCompuertas Lógicas NOR, XOR, NAND, XNOR
Compuertas Lógicas NOR, XOR, NAND, XNOR
 

Más de lisi2407

Karliomery morales t3.camaradevideo
Karliomery morales t3.camaradevideoKarliomery morales t3.camaradevideo
Karliomery morales t3.camaradevideolisi2407
 
Ixis Yepez Ej. 1.1
Ixis Yepez Ej. 1.1Ixis Yepez Ej. 1.1
Ixis Yepez Ej. 1.1lisi2407
 
Mapa Mental de las Fuentes Administrativas
Mapa Mental de las Fuentes AdministrativasMapa Mental de las Fuentes Administrativas
Mapa Mental de las Fuentes Administrativaslisi2407
 
Métodos de Entrenamiento y Test de Aptitud Fisica
Métodos de Entrenamiento y Test de Aptitud FisicaMétodos de Entrenamiento y Test de Aptitud Fisica
Métodos de Entrenamiento y Test de Aptitud Fisicalisi2407
 
Oraciones tiemposverbales vanesacuello
Oraciones tiemposverbales vanesacuelloOraciones tiemposverbales vanesacuello
Oraciones tiemposverbales vanesacuellolisi2407
 
CPU, Memoria Principal, Dispositivos de Entrada y Salida, Sistema y Software
CPU, Memoria Principal, Dispositivos de Entrada y Salida, Sistema y SoftwareCPU, Memoria Principal, Dispositivos de Entrada y Salida, Sistema y Software
CPU, Memoria Principal, Dispositivos de Entrada y Salida, Sistema y Softwarelisi2407
 
Estefania crespo relacionespublicas
Estefania crespo relacionespublicasEstefania crespo relacionespublicas
Estefania crespo relacionespublicaslisi2407
 
Analisis Plan de Negocio PYMES
Analisis Plan de Negocio PYMESAnalisis Plan de Negocio PYMES
Analisis Plan de Negocio PYMESlisi2407
 
Ixis yepez mapaconceptual
Ixis yepez mapaconceptualIxis yepez mapaconceptual
Ixis yepez mapaconceptuallisi2407
 
Ixis yepez cambiosclimaticos
Ixis yepez cambiosclimaticosIxis yepez cambiosclimaticos
Ixis yepez cambiosclimaticoslisi2407
 
Leonard santeliz mapaconcp
Leonard santeliz mapaconcpLeonard santeliz mapaconcp
Leonard santeliz mapaconcplisi2407
 
Ixis Yepez. Biomas
Ixis Yepez. BiomasIxis Yepez. Biomas
Ixis Yepez. Biomaslisi2407
 
Ii corte evaluacion genesis avila
Ii corte evaluacion genesis avilaIi corte evaluacion genesis avila
Ii corte evaluacion genesis avilalisi2407
 
Diseño de Sistemas Integrales de Mantenimiento de Equipamiento Utilizando la ...
Diseño de Sistemas Integrales de Mantenimiento de Equipamiento Utilizando la ...Diseño de Sistemas Integrales de Mantenimiento de Equipamiento Utilizando la ...
Diseño de Sistemas Integrales de Mantenimiento de Equipamiento Utilizando la ...lisi2407
 
Mapa conceptual sberfalbatemarco
Mapa conceptual sberfalbatemarcoMapa conceptual sberfalbatemarco
Mapa conceptual sberfalbatemarcolisi2407
 
Mapa conceptual sberfalbatemarco
Mapa conceptual sberfalbatemarcoMapa conceptual sberfalbatemarco
Mapa conceptual sberfalbatemarcolisi2407
 
Alimentacion b mauriciobermudez (2)
Alimentacion b mauriciobermudez (2)Alimentacion b mauriciobermudez (2)
Alimentacion b mauriciobermudez (2)lisi2407
 
Mapa conceptual s.l_mauriciobermudez
Mapa conceptual s.l_mauriciobermudezMapa conceptual s.l_mauriciobermudez
Mapa conceptual s.l_mauriciobermudezlisi2407
 
Mapa conceptual s.l_mauriciobermudez
Mapa conceptual s.l_mauriciobermudezMapa conceptual s.l_mauriciobermudez
Mapa conceptual s.l_mauriciobermudezlisi2407
 
Actividad no.2 grupal
Actividad no.2 grupalActividad no.2 grupal
Actividad no.2 grupallisi2407
 

Más de lisi2407 (20)

Karliomery morales t3.camaradevideo
Karliomery morales t3.camaradevideoKarliomery morales t3.camaradevideo
Karliomery morales t3.camaradevideo
 
Ixis Yepez Ej. 1.1
Ixis Yepez Ej. 1.1Ixis Yepez Ej. 1.1
Ixis Yepez Ej. 1.1
 
Mapa Mental de las Fuentes Administrativas
Mapa Mental de las Fuentes AdministrativasMapa Mental de las Fuentes Administrativas
Mapa Mental de las Fuentes Administrativas
 
Métodos de Entrenamiento y Test de Aptitud Fisica
Métodos de Entrenamiento y Test de Aptitud FisicaMétodos de Entrenamiento y Test de Aptitud Fisica
Métodos de Entrenamiento y Test de Aptitud Fisica
 
Oraciones tiemposverbales vanesacuello
Oraciones tiemposverbales vanesacuelloOraciones tiemposverbales vanesacuello
Oraciones tiemposverbales vanesacuello
 
CPU, Memoria Principal, Dispositivos de Entrada y Salida, Sistema y Software
CPU, Memoria Principal, Dispositivos de Entrada y Salida, Sistema y SoftwareCPU, Memoria Principal, Dispositivos de Entrada y Salida, Sistema y Software
CPU, Memoria Principal, Dispositivos de Entrada y Salida, Sistema y Software
 
Estefania crespo relacionespublicas
Estefania crespo relacionespublicasEstefania crespo relacionespublicas
Estefania crespo relacionespublicas
 
Analisis Plan de Negocio PYMES
Analisis Plan de Negocio PYMESAnalisis Plan de Negocio PYMES
Analisis Plan de Negocio PYMES
 
Ixis yepez mapaconceptual
Ixis yepez mapaconceptualIxis yepez mapaconceptual
Ixis yepez mapaconceptual
 
Ixis yepez cambiosclimaticos
Ixis yepez cambiosclimaticosIxis yepez cambiosclimaticos
Ixis yepez cambiosclimaticos
 
Leonard santeliz mapaconcp
Leonard santeliz mapaconcpLeonard santeliz mapaconcp
Leonard santeliz mapaconcp
 
Ixis Yepez. Biomas
Ixis Yepez. BiomasIxis Yepez. Biomas
Ixis Yepez. Biomas
 
Ii corte evaluacion genesis avila
Ii corte evaluacion genesis avilaIi corte evaluacion genesis avila
Ii corte evaluacion genesis avila
 
Diseño de Sistemas Integrales de Mantenimiento de Equipamiento Utilizando la ...
Diseño de Sistemas Integrales de Mantenimiento de Equipamiento Utilizando la ...Diseño de Sistemas Integrales de Mantenimiento de Equipamiento Utilizando la ...
Diseño de Sistemas Integrales de Mantenimiento de Equipamiento Utilizando la ...
 
Mapa conceptual sberfalbatemarco
Mapa conceptual sberfalbatemarcoMapa conceptual sberfalbatemarco
Mapa conceptual sberfalbatemarco
 
Mapa conceptual sberfalbatemarco
Mapa conceptual sberfalbatemarcoMapa conceptual sberfalbatemarco
Mapa conceptual sberfalbatemarco
 
Alimentacion b mauriciobermudez (2)
Alimentacion b mauriciobermudez (2)Alimentacion b mauriciobermudez (2)
Alimentacion b mauriciobermudez (2)
 
Mapa conceptual s.l_mauriciobermudez
Mapa conceptual s.l_mauriciobermudezMapa conceptual s.l_mauriciobermudez
Mapa conceptual s.l_mauriciobermudez
 
Mapa conceptual s.l_mauriciobermudez
Mapa conceptual s.l_mauriciobermudezMapa conceptual s.l_mauriciobermudez
Mapa conceptual s.l_mauriciobermudez
 
Actividad no.2 grupal
Actividad no.2 grupalActividad no.2 grupal
Actividad no.2 grupal
 

Último

clasificasion de vias arteriales , vias locales
clasificasion de vias arteriales , vias localesclasificasion de vias arteriales , vias locales
clasificasion de vias arteriales , vias localesMIGUELANGEL2658
 
Sesión 02 TIPOS DE VALORIZACIONES CURSO Cersa
Sesión 02 TIPOS DE VALORIZACIONES CURSO CersaSesión 02 TIPOS DE VALORIZACIONES CURSO Cersa
Sesión 02 TIPOS DE VALORIZACIONES CURSO CersaXimenaFallaLecca1
 
NTP- Determinación de Cloruros en suelos y agregados (1) (1).pptx
NTP- Determinación de Cloruros  en suelos y agregados (1) (1).pptxNTP- Determinación de Cloruros  en suelos y agregados (1) (1).pptx
NTP- Determinación de Cloruros en suelos y agregados (1) (1).pptxBRAYANJOSEPTSANJINEZ
 
Controladores Lógicos Programables Usos y Ventajas
Controladores Lógicos Programables Usos y VentajasControladores Lógicos Programables Usos y Ventajas
Controladores Lógicos Programables Usos y Ventajasjuanprv
 
TERMODINAMICA YUNUS SEPTIMA EDICION, ESPAÑOL
TERMODINAMICA YUNUS SEPTIMA EDICION, ESPAÑOLTERMODINAMICA YUNUS SEPTIMA EDICION, ESPAÑOL
TERMODINAMICA YUNUS SEPTIMA EDICION, ESPAÑOLdanilojaviersantiago
 
desarrollodeproyectoss inge. industrial
desarrollodeproyectoss  inge. industrialdesarrollodeproyectoss  inge. industrial
desarrollodeproyectoss inge. industrialGibranDiaz7
 
INTEGRALES TRIPLES CLASE TEORICA Y PRÁCTICA
INTEGRALES TRIPLES CLASE TEORICA Y PRÁCTICAINTEGRALES TRIPLES CLASE TEORICA Y PRÁCTICA
INTEGRALES TRIPLES CLASE TEORICA Y PRÁCTICAJOSLUISCALLATAENRIQU
 
Clase 7 MECÁNICA DE FLUIDOS 2 INGENIERIA CIVIL
Clase 7 MECÁNICA DE FLUIDOS 2 INGENIERIA CIVILClase 7 MECÁNICA DE FLUIDOS 2 INGENIERIA CIVIL
Clase 7 MECÁNICA DE FLUIDOS 2 INGENIERIA CIVILProblemSolved
 
Obras paralizadas en el sector construcción
Obras paralizadas en el sector construcciónObras paralizadas en el sector construcción
Obras paralizadas en el sector construcciónXimenaFallaLecca1
 
PERFORACIÓN Y VOLADURA EN MINERÍA APLICADO
PERFORACIÓN Y VOLADURA EN MINERÍA APLICADOPERFORACIÓN Y VOLADURA EN MINERÍA APLICADO
PERFORACIÓN Y VOLADURA EN MINERÍA APLICADOFritz Rebaza Latoche
 
Reporte de simulación de flujo del agua en un volumen de control MNVA.pdf
Reporte de simulación de flujo del agua en un volumen de control MNVA.pdfReporte de simulación de flujo del agua en un volumen de control MNVA.pdf
Reporte de simulación de flujo del agua en un volumen de control MNVA.pdfMikkaelNicolae
 
01 MATERIALES AERONAUTICOS VARIOS clase 1.ppt
01 MATERIALES AERONAUTICOS VARIOS clase 1.ppt01 MATERIALES AERONAUTICOS VARIOS clase 1.ppt
01 MATERIALES AERONAUTICOS VARIOS clase 1.pptoscarvielma45
 
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONAL
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONALCHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONAL
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONALKATHIAMILAGRITOSSANC
 
COMPEDIOS ESTADISTICOS DE PERU EN EL 2023
COMPEDIOS ESTADISTICOS DE PERU EN EL 2023COMPEDIOS ESTADISTICOS DE PERU EN EL 2023
COMPEDIOS ESTADISTICOS DE PERU EN EL 2023RonaldoPaucarMontes
 
Voladura Controlada Sobrexcavación (como se lleva a cabo una voladura)
Voladura Controlada  Sobrexcavación (como se lleva a cabo una voladura)Voladura Controlada  Sobrexcavación (como se lleva a cabo una voladura)
Voladura Controlada Sobrexcavación (como se lleva a cabo una voladura)ssuser563c56
 
DOCUMENTO PLAN DE RESPUESTA A EMERGENCIAS MINERAS
DOCUMENTO PLAN DE RESPUESTA A EMERGENCIAS MINERASDOCUMENTO PLAN DE RESPUESTA A EMERGENCIAS MINERAS
DOCUMENTO PLAN DE RESPUESTA A EMERGENCIAS MINERASPersonalJesusGranPod
 
clases de porcinos generales de porcinos
clases de porcinos generales de porcinosclases de porcinos generales de porcinos
clases de porcinos generales de porcinosDayanaCarolinaAP
 
TAREA 8 CORREDOR INTEROCEÁNICO DEL PAÍS.pdf
TAREA 8 CORREDOR INTEROCEÁNICO DEL PAÍS.pdfTAREA 8 CORREDOR INTEROCEÁNICO DEL PAÍS.pdf
TAREA 8 CORREDOR INTEROCEÁNICO DEL PAÍS.pdfAntonioGonzalezIzqui
 
PPT ELABORARACION DE ADOBES 2023 (1).pdf
PPT ELABORARACION DE ADOBES 2023 (1).pdfPPT ELABORARACION DE ADOBES 2023 (1).pdf
PPT ELABORARACION DE ADOBES 2023 (1).pdfalexquispenieto2
 
ECONOMIA APLICADA SEMANA 555555555544.pdf
ECONOMIA APLICADA SEMANA 555555555544.pdfECONOMIA APLICADA SEMANA 555555555544.pdf
ECONOMIA APLICADA SEMANA 555555555544.pdfmatepura
 

Último (20)

clasificasion de vias arteriales , vias locales
clasificasion de vias arteriales , vias localesclasificasion de vias arteriales , vias locales
clasificasion de vias arteriales , vias locales
 
Sesión 02 TIPOS DE VALORIZACIONES CURSO Cersa
Sesión 02 TIPOS DE VALORIZACIONES CURSO CersaSesión 02 TIPOS DE VALORIZACIONES CURSO Cersa
Sesión 02 TIPOS DE VALORIZACIONES CURSO Cersa
 
NTP- Determinación de Cloruros en suelos y agregados (1) (1).pptx
NTP- Determinación de Cloruros  en suelos y agregados (1) (1).pptxNTP- Determinación de Cloruros  en suelos y agregados (1) (1).pptx
NTP- Determinación de Cloruros en suelos y agregados (1) (1).pptx
 
Controladores Lógicos Programables Usos y Ventajas
Controladores Lógicos Programables Usos y VentajasControladores Lógicos Programables Usos y Ventajas
Controladores Lógicos Programables Usos y Ventajas
 
TERMODINAMICA YUNUS SEPTIMA EDICION, ESPAÑOL
TERMODINAMICA YUNUS SEPTIMA EDICION, ESPAÑOLTERMODINAMICA YUNUS SEPTIMA EDICION, ESPAÑOL
TERMODINAMICA YUNUS SEPTIMA EDICION, ESPAÑOL
 
desarrollodeproyectoss inge. industrial
desarrollodeproyectoss  inge. industrialdesarrollodeproyectoss  inge. industrial
desarrollodeproyectoss inge. industrial
 
INTEGRALES TRIPLES CLASE TEORICA Y PRÁCTICA
INTEGRALES TRIPLES CLASE TEORICA Y PRÁCTICAINTEGRALES TRIPLES CLASE TEORICA Y PRÁCTICA
INTEGRALES TRIPLES CLASE TEORICA Y PRÁCTICA
 
Clase 7 MECÁNICA DE FLUIDOS 2 INGENIERIA CIVIL
Clase 7 MECÁNICA DE FLUIDOS 2 INGENIERIA CIVILClase 7 MECÁNICA DE FLUIDOS 2 INGENIERIA CIVIL
Clase 7 MECÁNICA DE FLUIDOS 2 INGENIERIA CIVIL
 
Obras paralizadas en el sector construcción
Obras paralizadas en el sector construcciónObras paralizadas en el sector construcción
Obras paralizadas en el sector construcción
 
PERFORACIÓN Y VOLADURA EN MINERÍA APLICADO
PERFORACIÓN Y VOLADURA EN MINERÍA APLICADOPERFORACIÓN Y VOLADURA EN MINERÍA APLICADO
PERFORACIÓN Y VOLADURA EN MINERÍA APLICADO
 
Reporte de simulación de flujo del agua en un volumen de control MNVA.pdf
Reporte de simulación de flujo del agua en un volumen de control MNVA.pdfReporte de simulación de flujo del agua en un volumen de control MNVA.pdf
Reporte de simulación de flujo del agua en un volumen de control MNVA.pdf
 
01 MATERIALES AERONAUTICOS VARIOS clase 1.ppt
01 MATERIALES AERONAUTICOS VARIOS clase 1.ppt01 MATERIALES AERONAUTICOS VARIOS clase 1.ppt
01 MATERIALES AERONAUTICOS VARIOS clase 1.ppt
 
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONAL
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONALCHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONAL
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONAL
 
COMPEDIOS ESTADISTICOS DE PERU EN EL 2023
COMPEDIOS ESTADISTICOS DE PERU EN EL 2023COMPEDIOS ESTADISTICOS DE PERU EN EL 2023
COMPEDIOS ESTADISTICOS DE PERU EN EL 2023
 
Voladura Controlada Sobrexcavación (como se lleva a cabo una voladura)
Voladura Controlada  Sobrexcavación (como se lleva a cabo una voladura)Voladura Controlada  Sobrexcavación (como se lleva a cabo una voladura)
Voladura Controlada Sobrexcavación (como se lleva a cabo una voladura)
 
DOCUMENTO PLAN DE RESPUESTA A EMERGENCIAS MINERAS
DOCUMENTO PLAN DE RESPUESTA A EMERGENCIAS MINERASDOCUMENTO PLAN DE RESPUESTA A EMERGENCIAS MINERAS
DOCUMENTO PLAN DE RESPUESTA A EMERGENCIAS MINERAS
 
clases de porcinos generales de porcinos
clases de porcinos generales de porcinosclases de porcinos generales de porcinos
clases de porcinos generales de porcinos
 
TAREA 8 CORREDOR INTEROCEÁNICO DEL PAÍS.pdf
TAREA 8 CORREDOR INTEROCEÁNICO DEL PAÍS.pdfTAREA 8 CORREDOR INTEROCEÁNICO DEL PAÍS.pdf
TAREA 8 CORREDOR INTEROCEÁNICO DEL PAÍS.pdf
 
PPT ELABORARACION DE ADOBES 2023 (1).pdf
PPT ELABORARACION DE ADOBES 2023 (1).pdfPPT ELABORARACION DE ADOBES 2023 (1).pdf
PPT ELABORARACION DE ADOBES 2023 (1).pdf
 
ECONOMIA APLICADA SEMANA 555555555544.pdf
ECONOMIA APLICADA SEMANA 555555555544.pdfECONOMIA APLICADA SEMANA 555555555544.pdf
ECONOMIA APLICADA SEMANA 555555555544.pdf
 

CIRCUITOS DE SEGURIDAD BANCARIA

  • 1. UNIVERSIDAD FERMÍN TORO VICE-RECTORADO ACADÉMICO ESCUELA DE INGENIERÍA NÚCLEO CABUDARE CIRCUITOS DIGITALES Proyecto Nro. 2 Compuertas lógicas TTL Integrante: Ixis Yepez Marionny Medina Profesora: Juan Molina Seccion: SAIA C Materia: Lab. Digitales CABUDARE, FEBRERO DEL AÑO 2018.
  • 2. PRELABORATORIO 1. Investigue el comportamiento de las compuertas AND, OR, NAND, NOR, EXOR y EXNOR, dibuje la tabla de la verdad para cada una de ellas considerando la cantidad de entrada mínima. Puerta AND La puerta lógica Y, más conocida por su nombre en inglés AND, realiza la función booleana de producto lógico. Su símbolo es un punto (·), aunque se suele omitir. Así, el producto lógico de las variables A y B se indica como AB, y se lee A y B o simplemente A por B. La ecuación característica que describe el comportamiento de la puerta AND es: 𝐹 = 𝐴 ∗ 𝐵 Puerta AND con transistores Símbolo de la función lógica Y: a) Contactos, b) Normalizado y c) No normalizado
  • 3. Tabla de verdad puerta AND Así, desde el punto de vista de la aritmética módulo 2, la compuerta AND implementa el producto módulo 2. Puerta OR La puerta lógica O, más conocida por su nombre en inglés OR, realiza la operación de suma lógica. La ecuación característica que describe el comportamiento de la puerta OR es: 𝐹 = 𝐴 + 𝐵 Puerta OR con transistores
  • 4. Símbolo de la función lógica O: a) Contactos, b) Normalizado y c) No normalizado Tabla de verdad puerta OR Podemos definir la puerta OR como aquella que proporciona a su salida un 1 lógico si al menos una de sus entradas está a 1. Puerta NAND La puerta lógica NO-Y, más conocida por su nombre en inglés NAND, realiza la operación de producto lógico negado. En ocasiones es llamada también barra de Sheffer. En la figura de la derecha pueden observarse sus símbolos en electrónica. La ecuación característica que describe el comportamiento de la puerta NAND es: 𝐹 = 𝐴𝐵̅̅̅̅ = 𝐴̅ + 𝐵̅ Símbolo de la función lógica NO-Y: a) Contactos, b) Normalizado y c) No normalizado.
  • 5. Puerta NAND con transistores Su tabla de verdad es la siguiente: Tabla de verdad puerta NAND Podemos definir la puerta NO-Y como aquella que proporciona a su salida un 0 lógico únicamente cuando todas sus entradas están en 1.
  • 6. Puerta NOR La puerta lógica NO-O, más conocida por su nombre en inglés NOR, realiza la operación de suma lógica negada. En ocasiones es llamada también barra de Pierce. En la figura de la derecha pueden observarse sus símbolos en electrónica. La ecuación característica que describe el comportamiento de la puerta NOR es: 𝐹 = 𝐴 + 𝐵̅̅̅̅̅̅̅̅ = 𝐴̅ ∗ 𝐵̅ Símbolo de la función lógica NO-O: a) Contactos, b) Normalizado y c) No normalizado Puerta NOR con transistores Puerta XOR La puerta lógica OR-exclusiva, más conocida por su nombre en inglés XOR, realiza la función booleana A'B+AB'. Su símbolo es un signo más "+" inscrito en un círculo). En la figura siguiente, se pueden observarse sus símbolos en electrónica.
  • 7. Símbolo de la función lógica O-exclusiva: a) Contactos, b) Normalizado y c) No normalizado La ecuación característica que describe el comportamiento de la puerta XOR es: 𝐹 = 𝐴̅ 𝐵 + 𝐴𝐵̅ Su tabla de verdad es la siguiente: Tabla de verdad puerta XOR Se puede definir esta puerta como aquella que da por resultado uno, cuando los valores en las entradas son distintos. ej: 1 y 0, 0 y 1 (en una compuerta de dos entradas). Se obtiene cuando ambas entradas tienen distinto valor. Si la puerta tuviese tres o más entradas, la XOR tomaría la función de suma de paridad, cuenta el número de unos a la entrada y si son un número impar, pone un 1 a la salida, para que el número de unos pase a ser par. Esto es así porque la operación XOR es asociativa.
  • 8. Puerta NOR-exclusiva (XNOR) La puerta NO-exclusiva, más conocida por su nombre en inglés NOR exclusive o XNOR, es el complemento de la puerta OR exclusiva, siendo su función booleana AB + A’B’. Se utiliza el mismo símbolo que la puerta OR exclusiva (signo más “+” inscrito en un círculo) y su representación en el diseño de circuitos lógicos y ecuación que la describe. 𝑌 = 𝐴𝐵 + 𝐴̅ 𝐵̅ Tabla de verdad puerta XNOR Puerta EXNOR con transistores
  • 9. 2. Defina y explique cada una de las siguientes siglas: IOH, IOL, IIL, IIH. Estas corresponden a los parámetros de corriente de las compuertas lógicas, a continuación, se describe su significado:  Corriente de entrada de nivel alto (IIH) Corriente en una entrada cuando se le aplica un nivel ALTO.  Corriente de salida de nivel alto (IOH) Corriente en una salida cuando se aplican condiciones de entrada que generen en la salida un nivel ALTO.  Corriente de entrada de nivel bajo (IIL) Corriente en una entrada cuando se le aplica un nivel BAJO.  Corriente de salida de nivel bajo (IOL) La corriente en una salida cuando se aplican condiciones de entrada que generen en la salida un nivel BAJO. 3. Investigue que es un dip-swicht, su configuración y como se conecta. Un DIP-Switch se trata de un conjunto de interruptores eléctricos que se presenta en un formato encapsulado (en lo que se denomina Dual In-line Package), la totalidad del paquete de interruptores se puede también referir como interruptor DIP en singular. Estructura física del interruptor DIP Los interruptores DIP son una alternativa a los jumper. Su ventaja principal es que son más rápidos y fáciles de configurar y cambiar y no hay piezas sueltas que perder. Se pueden considerar como conjunto de interruptores minúsculos para ser insertados en circuitos impresos. El encapsulado para los interruptores es el DIP donde la separación estándar entre patas es de una décima de pulgada.
  • 10. 4. ¿Cómo se calcula el valor de una Resistencia (R) que debe ser conectada a un LED como el que se muestra en la figura? El valor de la resistencia la determinará tanto la salida de corriente de la compuerta OR como la demanda de potencia del LED, es decir, supóngase que el voltaje de salida en nivel ALTO (VOH) es de 5V, la corriente de salida máxima (IOHmax) es de 750 mA y el LED funciona con 5V-20mA, mediante la ley de Ohm, se obtiene: 𝑉 = 𝐼 ∗ 𝑅 𝑅 = 𝑉 𝐼 𝑅 = 5𝑉 20𝑚𝐴 𝑅 = 250Ω Este, por ejemplo, es la razón de que comúnmente se observa en los planos un led acoplado en serie con una resistencia de valor comercial de 220 ó 330 Ohmnios. También, debe acotarse que el elemento acoplado en la salida, demanda una corriente muy inferior a IOHmax (se puede instalar el LED sin problema), por lo cual es aconsejable revisar siempre el fan-out de las compuertas antes de conectar cualquier elemento que demande corriente de salida.
  • 11. ACTIVIDADES DE LABORATORIO PARTE I. MONTAJE DE COMPUERTAS LOGICAS.  Compruebe el funcionamiento colocando en las entradas del dispositivo mediante un dip-switch la tabla de verdad respectiva a las compuertas lógicas utilizadas en el pre-laboratorio. Si la salida es un bajo configure en el circuito el encendido de un LED de lo contrario, si la salida es un alto configure en la salida el encendido de un LED de diferente color. Respuesta: Para todos los circuitos, se elige el led rojo para un nivel BAJO en la salida, y un LED verde para un ALTO. Compuerta AND: Circuito implementado: Tabla de verdad obtenida:
  • 16. Demuestre que: Respuesta: Se muestran los resultados de las tablas de verdad de las dos propuestas del gráfico Al observar los niveles lógicos de entrada y salida se observa que los circuitos poseen igual salida lógica para los mismos niveles lógicos de entrada, por lo que se puede hablar de equivalencia lógica, este ejemplo de equivalencia sirve para la utilización en cascada de las compuertas presentadas, obteniéndose una compuerta de tres entradas con dos compuertas de dos.  Pruebe un 74LS14, inserte un valor bajo (fijo) a la entrada y observe en el osciloscopio la entrada vs la salida. Realice el mismo estudio para un 74LS04. Grafique y explique.
  • 17. Como se puede observar la grafica correspondiente a la letra u muestra la grafica de entrada de ambos componentes, la grafica A muestra la entrada del inversor 74ls04 y la b la del inversor 74ls14. Con esto observamos que el 74ls14 tiene una mejor calidad en montajes en los cuales a la entrada se presentara un ruido que puede falsear los niveles de salida, en cambio el 74ls04 no. PARTE II. DISEÑO CON COMPUERTA LOGICAS. Toda entidad bancaria cuenta con robustos sistemas de seguridad para evitar robos y asaltos. Se requiere que usted diseñe un circuito digital utilizando compuertas lógicas capaz de activar la alarma del banco bajo ciertas condiciones: 1. Si se presiona el botón de emergencias enciende automáticamente la alarma. 2. Si se abre la puerta de la bóveda y no esta desactivo el botón de protección también enciende la alarma. Se tienen tres entradas que representan la clave de la bóveda. Si la clave es 1 0 1 (en este orden) debe encender un led verde que indica que la bóveda esta abierta, de lo contrario encienda la alarma.
  • 18. Evaluación:  Elabore la tabla de verdad del diseño.  Indique la ecuación matemática que rige al circuito.  Utilizando compuertas lógicas de la familia 74LS TTL monte en el protoboard el circuito diseñado. (Debe realizar un vídeo donde muestren el cumplimiento de su diseño una vez montado y probado el circuito) Respuesta: En esta actividad se procedió a la realización de un circuito el cual emula el sistema de seguridad de un banco el cual depende de 5 variables de entrada las cuales son: A: Botón de Emergencia. B: Botón de seguridad. C: Primer digito de clave de bóveda D: Segundo digito de clave de bóveda E: Tercer digito de clave de bóveda. La combinación CDE debe ser obligatoriamente 101 para abrir la bóveda.
  • 19. La tabla de verdad del planteamiento es la siguiente:
  • 20. POST – LABORATORIO Realice la tabla de verdad del siguiente circuito, identifique los componentes del gráfico e investiguesobre el simulador usado. Respuesta: Elementos utilizados: Clock: es una señal de reloj, es un elemento que genera una onda cuadrada. Toggle Switch: Se utiliza para generar una basculación, es decir un cambio en su nivel lògico bajo la presencia de algún suceso, en este caso, el nivel lógico queda almacenadocuando el reloj està en nivel ALTO. AND Gate: Compuerta AND NAND Gate: Compuerta NAND NOT Gate: Compuerta NOT
  • 21. Se muestra el circuito en el simulador, se ha el utilizado D-Switch para simular la señal de reloj y el dispositivo de basculación, de modo que se puedan observar las salidas en un tiempo controlado manualmente, para anotar los datos de salida con cada pulso re reloj. Como existen dos combinaciones de entrada, existen 22 = 4 posibles combinaciones de salida para cada LED acoplado, se muestra la tabla de verdad correspondiente al circuito. Señal de reloj (Switch superior) Bàscula (Switch inferior) LED rojo LED verde x 0 Estado previo Estado previo 0 1 0 1 1 1 1 0