Introducción a la lógica secuencial y su comparación con la lógica combinacional para la asignatura de electrónica digital, tema introductorio previo a los flip flops

1. Lógica Secuencial
Electrónica Digital
«El que persevera alcanza»

2. Objetivo
O Conocer la lógica secuencial y sus
diferencias con la lógica combinacional.
O Introducción a los circuitos de memoria
(latches ó flip-flop)

3. Lógica secuencial
O es un tipo de circuito lógico en el cual su
salida depende no sólo de la actual
entrada sino también de la historia de la
entrada.

4. O Es utilizado para construir memorias de
CPU, elementos de retraso y almacén de
un estado lógico.
O Se puede decir que la mayoría de las
CPU es una combinación entre ambas
lógicas.

5. Diferencias
O Hasta el momento, todos los circuitos
anteriormente considerados son
combinacionales cuya salida depende de
los estados en los que se encuentren las
entradas.

6. Diferencias
O Los Circuitos combinacionales no
permiten, por si solos resolver el
problema de almacenar el estado de las
entradas en un instante dado.

7. Diagrama Secuencial
O Si al diagrama anterior le agregamos una
retroalimentación, el sistema pasará a ser
secuencial

8. Circuito Secuencial
Elementos de
memoria
Circuitos
combinacionales

10. Observaciones
La parte combinacional acepta entradas externas
así como elementos de memoria.
Algunas de las salidas del sistema combinacional se
utilizan para determinar los valores a almacenar en
la memoria.
La salida del sistema secuencial puede
corresponder tanto a salidas del circuito
combinacional como de los elementos de memoria.

11. O Los sistemas secuenciales son capaces
de memorizar el estado de las entradas y
convertirlos en un estado interno del
propio sistema.

12. Elemento básico de la lógica
secuencial
O La celda secuencial básica es el FLIP-
FLOP (FF), formado por varias
compuertas lógicas.
O el arreglo lógico de las compuertas
lógicas del FF permite almacenar
información (1 o 0).

13. Flip Flop
O Están constituidos por una combinación
de compuertas digitales.
O Están conectadas que es posible
almacenar información.
O Están retroalimentadas y deben lograr
cierta estabilidad para poder almacenar
información.

14. Clasificación:
Asíncronos • No hay entrada de reloj
Síncronos
• Sensibles a niveles de
reloj
• Sensibles a flanco de reloj

15. Clasificación por tipo de
función
RS, SR
• Set-Reset
JK
• Similar al SR sin salida de estado no
valido
D
• Delay: retraso de la señal en un ciclo de
reloj
T
• Toggle ó biestable
Maestro-esclavo
• Similar al JK compuesto por dos flip-flop

16. Ejemplo aplicativo
SR

17. Compuerta NOR

18. Compuerta NAND

19. Estados del Flip Flop SR

20. Biestable RS con compuerta
NOR

21. En resumen el funcionamiento del
latch es el siguiente:
La entrada R activa (‘1’) realiza un RESET del
latch (pone la salida a ‘0’).
La entrada S activa (‘1’) realiza un SET del latch
(pone la salida a ‘1’ ).
Si las entradas están desactivadas (R=0 y S=0) la
salida del latch no cambia (Qn=Qn-1).
Si se activan las dos entradas (R=1 y S=1) el
circuito no funciona correctamente (Q=0 y Q =0).