⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 1er Término)
•
0 recomendaciones•4,060 vistas
✅ 1. ¿Cuál es la descripción correcta de los Thread Level Parallelism (TPL)? ✅ 2. ¿Cuáles son los factores a considerar en el diseño de sistemas empotrados? ✅ 3. ¿Cuál es la definición correcta del Advanced Trace Bus (ATB)? ✅ 4. ¿Cuál de las siguientes descripciones es la correcta de los registros de control mpubase y mpuacc en el procesador NIOSII? ✅ 5. Indique las principales diferencias entre SoC y SoPC ✅ 6. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de procesadores NIOSII/f y NIOSII /e. ✅ 7. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento: ✅ 8. Indique cuales de las funciones de los siguientes registros de propósito general del NIOSII no es la correcta. ✅ 9. Indique cuál de las siguientes características corresponden a la ALU del procesador NIOSII ✅ 10. Indique que tabla comparativa es la correcta con respecto al bus AVALON.
Denunciar
Compartir
Denunciar
Compartir
Descargar para leer sin conexión
Recomendados
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 1er ...
✅ 1. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ 2. Indique las principales diferencias entre SoC y SoPC
✅ 3. Indique cual de las siguientes características corresponden a la ALU del procesador NIOSII
✅ 4. ¿Cuáles son los factores a considerar en el diseño de sistemas empotrados?
✅ 5. Indique cuales de las funciones de los siguientes registros de propósito general del NIOSII no es la correcta.
✅ 6. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de procesadores NIOSII/f y NIOSII /e.
✅ 7. ¿Cuál de las siguientes descripciones es la correcta de los registros de control mpubase y mpuacc en el procesador NIOSII?
✅ 8. ¿Cuál es la definición correcta del Advanced Trace Bus (ATB)?
✅ 9. Indique que tabla comparativa es la correcta con respecto al bus AVALON.
✅ 10. ¿Cuál es la descripción correcta de los Thread Level Parallelism (TPL)?
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 1er ...
✅ 1. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 2. Indique el significado de SIMD y MIMD.
✅ 3. Indique que tabla comparativa es la correcta con respecto a la comparativa entre Multicore y Multiprocessor
✅ 4. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 5. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 6. Indique cual es el resultado que se debe imprimir
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante interruption services routine (ISR)?
✅ 9. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 10. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 1er ...
✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 2. Indique cual es el resultado que se debe imprimir
✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 4. Indique el significado de SIMD y MIMD.
✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante interruption services routine (ISR)?
✅ 8. Indique que tabla comparativa es la correcta con respecto a la comparativa entre Multicore y Multiprocessor
✅ 9. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 10. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
⭐⭐⭐⭐⭐ FUNDAMENTOS DEL DISEÑO DIGITAL, LECCIÓN B RESUELTA 1er PARCIAL (2019 1e...
✅ Problema #1: (10%)
Dado el siguiente código en VHDL, ¿cuál de las siguientes respuestas explica la relación entre señales de salida y entrada?
✅ Problema #2: (10%)
Cuál de las siguientes afirmaciones NO es correcta:
✅ Problema #3: (10%)
Cuál de las siguientes afirmaciones NO es correcta:
✅ Problema #4: (20%)
Dado el siguiente código en VHDL, ¿cuál de los siguientes mapas de karnaugh NO describe la relación entre señales de salida y entrada?
✅ Problema #5: (20%)
Dado el siguiente código en VHDL, ¿cuál de los siguientes mapas de karnaugh describe la relación entre señales de salida y entrada?
✅ Problema #6: (10%)
Cuál de las siguientes afirmaciones referentes al package NO es correcta:
✅ Problema #7: (20%)
Identificar cuál de los circuitos indicados en los literales, corresponde al código VHDL siguiente:
⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, LECCION PROPUESTA 2do PARCIAL (2018 2do Término)
✅ Problema #1: (15p)
Dada el siguiente circuito gobernado por una MSS:
• La memoria RAM tiene 4 bits de direcciones para almacenar datos de 4 bits, asuma que la RAM ya está cargada completamente con valores aleatorios.
• La ALU realiza las siguientes operaciones:
✅ PRESENTAR:
EL diagrama ASM del controlador, para que el circuito presente en las salidas de display (D y U), los siguientes valores:
a. Valor del máximo número almacenado en la memoria RAM. (5p)
b. El número de veces que se repite el valor máximo encontrado en la RAM. (10p)
✅ Problema #2: (10p)
Dada el siguiente circuito de un microcontrolador y el diagrama ASM de la MSS:
✅ PRESENTAR:
Indicar cuál será el resultado en la memoria RAM luego de ejecutar el código presente en la memoria ROM
Recomendados
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 1er ...
✅ 1. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ 2. Indique las principales diferencias entre SoC y SoPC
✅ 3. Indique cual de las siguientes características corresponden a la ALU del procesador NIOSII
✅ 4. ¿Cuáles son los factores a considerar en el diseño de sistemas empotrados?
✅ 5. Indique cuales de las funciones de los siguientes registros de propósito general del NIOSII no es la correcta.
✅ 6. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de procesadores NIOSII/f y NIOSII /e.
✅ 7. ¿Cuál de las siguientes descripciones es la correcta de los registros de control mpubase y mpuacc en el procesador NIOSII?
✅ 8. ¿Cuál es la definición correcta del Advanced Trace Bus (ATB)?
✅ 9. Indique que tabla comparativa es la correcta con respecto al bus AVALON.
✅ 10. ¿Cuál es la descripción correcta de los Thread Level Parallelism (TPL)?
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 1er ...
✅ 1. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 2. Indique el significado de SIMD y MIMD.
✅ 3. Indique que tabla comparativa es la correcta con respecto a la comparativa entre Multicore y Multiprocessor
✅ 4. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 5. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 6. Indique cual es el resultado que se debe imprimir
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante interruption services routine (ISR)?
✅ 9. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 10. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 1er ...
✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 2. Indique cual es el resultado que se debe imprimir
✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 4. Indique el significado de SIMD y MIMD.
✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante interruption services routine (ISR)?
✅ 8. Indique que tabla comparativa es la correcta con respecto a la comparativa entre Multicore y Multiprocessor
✅ 9. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
✅ 10. ¿Cuál es la descripción correcta de los principales retos de las implementaciones embebidas?
⭐⭐⭐⭐⭐ FUNDAMENTOS DEL DISEÑO DIGITAL, LECCIÓN B RESUELTA 1er PARCIAL (2019 1e...
✅ Problema #1: (10%)
Dado el siguiente código en VHDL, ¿cuál de las siguientes respuestas explica la relación entre señales de salida y entrada?
✅ Problema #2: (10%)
Cuál de las siguientes afirmaciones NO es correcta:
✅ Problema #3: (10%)
Cuál de las siguientes afirmaciones NO es correcta:
✅ Problema #4: (20%)
Dado el siguiente código en VHDL, ¿cuál de los siguientes mapas de karnaugh NO describe la relación entre señales de salida y entrada?
✅ Problema #5: (20%)
Dado el siguiente código en VHDL, ¿cuál de los siguientes mapas de karnaugh describe la relación entre señales de salida y entrada?
✅ Problema #6: (10%)
Cuál de las siguientes afirmaciones referentes al package NO es correcta:
✅ Problema #7: (20%)
Identificar cuál de los circuitos indicados en los literales, corresponde al código VHDL siguiente:
⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, LECCION PROPUESTA 2do PARCIAL (2018 2do Término)
✅ Problema #1: (15p)
Dada el siguiente circuito gobernado por una MSS:
• La memoria RAM tiene 4 bits de direcciones para almacenar datos de 4 bits, asuma que la RAM ya está cargada completamente con valores aleatorios.
• La ALU realiza las siguientes operaciones:
✅ PRESENTAR:
EL diagrama ASM del controlador, para que el circuito presente en las salidas de display (D y U), los siguientes valores:
a. Valor del máximo número almacenado en la memoria RAM. (5p)
b. El número de veces que se repite el valor máximo encontrado en la RAM. (10p)
✅ Problema #2: (10p)
Dada el siguiente circuito de un microcontrolador y el diagrama ASM de la MSS:
✅ PRESENTAR:
Indicar cuál será el resultado en la memoria RAM luego de ejecutar el código presente en la memoria ROM
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, TALLER RESUELTO 1ra EVALUACIÓN (2019 2do ...
✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 2. Indique cual es el resultado que se debe imprimir
✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 4. Indique el significado de SIMD y MIMD.
✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 7. Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 10. Completar el siguiente cuadro:
✅ 11. De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ 12. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 15. Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ 16. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 17. (2%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ 18. (2%) Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, TALLER RESUELTO 1ra EVALUACIÓN (2019 2do ...
✅ 1. (3.5%) Belwafi et Al., escribió el paper titulado “A Hardware/Software Prototype of EEG-based BCI System for Home Device Control” en donde desarrolla un Brain Computer Interface (BCI) basado en FPGA, como se muestra en la siguiente gráfica
✅ 2. ¿Cuáles de las siguientes afirmaciones NO es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 3. Indique el significado de MISD y MIMD.
✅ 4. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 5. Completar la tabla comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Dada el siguiente código que calcula el valor promedio de una señal, indicar que cambio debe realizar para obtener el valor RMS y seleccionar el valor que deberá imprimir luego de esta modificación:
✅ 7. Seleccione las descripciones que son incorrectas de los bits del registro de control status en el procesador NIOSii.
✅ 8. Seleccione las afirmaciones incorrectas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Complete utilizando las opciones el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard:
✅ 10. Seleccione las afirmaciones incorrectas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 11. Completar el siguiente cuadro:
✅ 12. Seleccione las opciones incorrectas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 13. Indique, cuáles de las siguientes afirmaciones son correctas de los registros de control ipending, cpuid y exception:
✅ 14. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 15. (3.5%) Belwafi et Al., escribió el paper titulado “A novel embedded implementation based on adaptive filter bank for brain-computer interface systems” en donde desarrolla un Brain Computer Interface (BCI) basado en filtrado dinámico de señales EEG adquiridas desde un sistema OPENBCI basado en FPGA, como se muestra en la siguiente gráfica
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTO 1er PARCIAL (2019 1er T...
✅ Problema #1: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #3: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #7: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #8: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #9: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #10: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #12: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTA 2do PARCIAL (2019 1er T...
✅ Problema #1: (10%)
¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS?
✅ Problema #2: (10%)
Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ Problema #3: (5%)
¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System (RTOS)?
✅ Problema #4: (5%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
✅ Problema #5: (5%)
Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las siguientes opciones:
✅ Problema #6: (5%)
En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ Problema #7: (5%)
El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad:
✅ Problema #8: (5%)
La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, agregar los textos en las cajas de comentarios:
✅ Problema #9: (20%)
Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
✅ Problema #10: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ Problema #11: (10%)
De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de tiempo con los respectivos valores de señales desde su inicio hasta su fin:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN 1 RESUELTA 2do PARCIAL (2019 2do ...
✅ 1- ¿Cuáles de las siguientes afirmaciones referentes a semáforos binarios usados para sincronización son correctas?
✅ 2-¿Cuáles de las siguientes afirmaciones referentes a diferencias entre Mutex y semáforos binarios son correctas?
✅ 3-¿Completar la siguiente tabla relacionada a sistema cooperativo vs sistema apropiativo?
✅ 4-Dadas las siguientes opciones, colocar los nombres a la estructura interna y configuración de un puerto serial UART:
✅ 5-¿Cuáles de las siguientes afirmaciones son ventajas de usar Real Time Operating System (RTOS)?
✅ 6-¿Cuáles de las siguientes afirmaciones son desventajas de usar Real Time Operating System (RTOS)?
✅ 7-¿Cuáles de las siguientes afirmaciones referentes a las características de TinyOS son correctas?
✅ 8-Unir con líneas los nombres con sus respectivos números de pines del puerto serial RS-232:
✅ 9-¿Cuáles de las siguientes afirmaciones son características que considerar al momento de seleccionar convertidores A/D?
✅ 10-Realizar las gráficas de los siguientes tipos de conexiones o arreglos del puerto serial UART:
✅ 11-Realizar las gráficas de una trama serial UART que consta de 11 bits que se transmiten cada uno a una velocidad de 9600 bits/s. Es decir, que a cada bit le toma 1/9600 s transmitirse para cada flanco de subida del generador de BAUD. Indicar claramente el Bite de INICIO, Bit de PARADA, Bit de PARIDAD y los Bits de DATOS:
✅ 12-¿Cuáles de las siguientes afirmaciones son características que considerar al momento de seleccionar convertidores D/A?
✅ 13-La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, colocar los textos abajo indicados en sus cajas correspondientes:
✅ 14-En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ 15-Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ 16-De las operaciones que se pueden realizar con una memoria EEPROM 24LC64 de Microchip ® usando el protocolo de comunicación I2C, indicar el nombre que corresponda a cada gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTO 1er PARCIAL (2019 1er T...
✅ Problema #1: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #3: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #7: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #8: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #9: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #10: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #12: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 2do ...
✅ 1. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 4. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 11. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 12. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 13. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 14. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 15. Unir con líneas los elementos o tareas básicas de cada temática:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTA 2do PARCIAL (2019 1er T...
✅ Problema #1: (10%)
¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS?
✅ Problema #2: (10%)
Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ Problema #3: (5%)
¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System (RTOS)?
✅ Problema #4: (5%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
✅ Problema #5: (5%)
Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las siguientes opciones:
✅ Problema #6: (5%)
En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ Problema #7: (5%)
El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad:
✅ Problema #8: (5%)
La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, agregar los textos en las cajas de comentarios:
✅ Problema #9: (20%)
Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
✅ Problema #10: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ Problema #11: (10%)
De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de tiempo con los respectivos valores de señales desde su inicio hasta su fin:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 2do ...
✅ 1. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 2. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 3. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 4. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 10. Una con líneas según corresponda la combinación de procesadores:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 14. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ 15. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 2do ...
✅ 1. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
✅ 2. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 3. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 4. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 5. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 6. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 7. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 8. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 15. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2022 PAO1)
Examen 1er parcial que incluye temas de los capítulos:
Capítulo 1, historia de los sistemas IoT y sistemas ciberfísicos.
Capítulo 2, tipos de arquitecturas incluyendo las multiprocessor y multicore.
Capítulo 3, donde se estudia las memorias FLASH, RAM, EEPROM.
Capítulo 4, registros de configuraciones del ADC, PWM, comunicacion serial, I2C y SPI.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Más contenido relacionado
La actualidad más candente
La actualidad más candente (7)
Similar a ⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 1er Término)
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, TALLER RESUELTO 1ra EVALUACIÓN (2019 2do ...
✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 2. Indique cual es el resultado que se debe imprimir
✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 4. Indique el significado de SIMD y MIMD.
✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 7. Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 10. Completar el siguiente cuadro:
✅ 11. De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ 12. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 15. Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ 16. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 17. (2%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ 18. (2%) Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, TALLER RESUELTO 1ra EVALUACIÓN (2019 2do ...
✅ 1. (3.5%) Belwafi et Al., escribió el paper titulado “A Hardware/Software Prototype of EEG-based BCI System for Home Device Control” en donde desarrolla un Brain Computer Interface (BCI) basado en FPGA, como se muestra en la siguiente gráfica
✅ 2. ¿Cuáles de las siguientes afirmaciones NO es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 3. Indique el significado de MISD y MIMD.
✅ 4. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 5. Completar la tabla comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Dada el siguiente código que calcula el valor promedio de una señal, indicar que cambio debe realizar para obtener el valor RMS y seleccionar el valor que deberá imprimir luego de esta modificación:
✅ 7. Seleccione las descripciones que son incorrectas de los bits del registro de control status en el procesador NIOSii.
✅ 8. Seleccione las afirmaciones incorrectas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Complete utilizando las opciones el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard:
✅ 10. Seleccione las afirmaciones incorrectas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 11. Completar el siguiente cuadro:
✅ 12. Seleccione las opciones incorrectas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 13. Indique, cuáles de las siguientes afirmaciones son correctas de los registros de control ipending, cpuid y exception:
✅ 14. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 15. (3.5%) Belwafi et Al., escribió el paper titulado “A novel embedded implementation based on adaptive filter bank for brain-computer interface systems” en donde desarrolla un Brain Computer Interface (BCI) basado en filtrado dinámico de señales EEG adquiridas desde un sistema OPENBCI basado en FPGA, como se muestra en la siguiente gráfica
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTO 1er PARCIAL (2019 1er T...
✅ Problema #1: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #3: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #7: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #8: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #9: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #10: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #12: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTA 2do PARCIAL (2019 1er T...
✅ Problema #1: (10%)
¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS?
✅ Problema #2: (10%)
Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ Problema #3: (5%)
¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System (RTOS)?
✅ Problema #4: (5%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
✅ Problema #5: (5%)
Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las siguientes opciones:
✅ Problema #6: (5%)
En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ Problema #7: (5%)
El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad:
✅ Problema #8: (5%)
La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, agregar los textos en las cajas de comentarios:
✅ Problema #9: (20%)
Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
✅ Problema #10: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ Problema #11: (10%)
De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de tiempo con los respectivos valores de señales desde su inicio hasta su fin:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN 1 RESUELTA 2do PARCIAL (2019 2do ...
✅ 1- ¿Cuáles de las siguientes afirmaciones referentes a semáforos binarios usados para sincronización son correctas?
✅ 2-¿Cuáles de las siguientes afirmaciones referentes a diferencias entre Mutex y semáforos binarios son correctas?
✅ 3-¿Completar la siguiente tabla relacionada a sistema cooperativo vs sistema apropiativo?
✅ 4-Dadas las siguientes opciones, colocar los nombres a la estructura interna y configuración de un puerto serial UART:
✅ 5-¿Cuáles de las siguientes afirmaciones son ventajas de usar Real Time Operating System (RTOS)?
✅ 6-¿Cuáles de las siguientes afirmaciones son desventajas de usar Real Time Operating System (RTOS)?
✅ 7-¿Cuáles de las siguientes afirmaciones referentes a las características de TinyOS son correctas?
✅ 8-Unir con líneas los nombres con sus respectivos números de pines del puerto serial RS-232:
✅ 9-¿Cuáles de las siguientes afirmaciones son características que considerar al momento de seleccionar convertidores A/D?
✅ 10-Realizar las gráficas de los siguientes tipos de conexiones o arreglos del puerto serial UART:
✅ 11-Realizar las gráficas de una trama serial UART que consta de 11 bits que se transmiten cada uno a una velocidad de 9600 bits/s. Es decir, que a cada bit le toma 1/9600 s transmitirse para cada flanco de subida del generador de BAUD. Indicar claramente el Bite de INICIO, Bit de PARADA, Bit de PARIDAD y los Bits de DATOS:
✅ 12-¿Cuáles de las siguientes afirmaciones son características que considerar al momento de seleccionar convertidores D/A?
✅ 13-La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, colocar los textos abajo indicados en sus cajas correspondientes:
✅ 14-En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ 15-Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ 16-De las operaciones que se pueden realizar con una memoria EEPROM 24LC64 de Microchip ® usando el protocolo de comunicación I2C, indicar el nombre que corresponda a cada gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTO 1er PARCIAL (2019 1er T...
✅ Problema #1: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #3: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #7: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #8: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #9: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #10: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #12: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 2do ...
✅ 1. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 4. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 11. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 12. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 13. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 14. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 15. Unir con líneas los elementos o tareas básicas de cada temática:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTA 2do PARCIAL (2019 1er T...
✅ Problema #1: (10%)
¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS?
✅ Problema #2: (10%)
Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ Problema #3: (5%)
¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System (RTOS)?
✅ Problema #4: (5%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
✅ Problema #5: (5%)
Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las siguientes opciones:
✅ Problema #6: (5%)
En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ Problema #7: (5%)
El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad:
✅ Problema #8: (5%)
La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, agregar los textos en las cajas de comentarios:
✅ Problema #9: (20%)
Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
✅ Problema #10: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ Problema #11: (10%)
De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de tiempo con los respectivos valores de señales desde su inicio hasta su fin:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 2do ...
✅ 1. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 2. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 3. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 4. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 10. Una con líneas según corresponda la combinación de procesadores:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 14. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ 15. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 2do ...
✅ 1. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
✅ 2. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 3. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 4. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 5. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 6. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 7. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 8. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 15. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2022 PAO1)
Examen 1er parcial que incluye temas de los capítulos:
Capítulo 1, historia de los sistemas IoT y sistemas ciberfísicos.
Capítulo 2, tipos de arquitecturas incluyendo las multiprocessor y multicore.
Capítulo 3, donde se estudia las memorias FLASH, RAM, EEPROM.
Capítulo 4, registros de configuraciones del ADC, PWM, comunicacion serial, I2C y SPI.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 2do ...
✅ 1. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 4. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 5. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 6. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 8. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 9. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 10. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 11. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 12. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 13. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 14. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 15. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN RESUELTO 3ra EVALUACIÓN (2019 1er ...
✅ Problema #1: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ Problema #2: (10%)
Mencione 4 razones para usar un Sistema Operativo de Tiempo Real
✅ Problema #3: (10%)
Explique los siguientes parámetros del archivo freeRTOSConfig.h
✅ Problema #4: (5%)
Para el siguiente código, en donde se le pasa la responsabilidad de ejecución de las tareas vTask1 y vTask2 al Scheduler. Dibuje el diagrama de ejecución.
✅ Problema #5: (15%)
Dibuje y explique la trama de un sistema SPI
✅ Problema #6: (5%)
Explique en qué consiste el análisis de Integridad de la Señal que realizan algunas herramientas AD para diseño electrónico.
✅ Problema #7: (5%)
¿Cuáles son los componentes principales del sistema mono núcleo mostrado, para poder usar el Analizador lógico Signal Tap II?, Justifique.
✅ Problema #9: (5%)
¿Es posible declarar y usar una instancia de la herramienta In-System Memory Content Editor?, Justifique.
✅ Problema #10: (5%)
Explique las características que debe tener el código VHDL de un CORE de lógica programable.
✅ Problema #11: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
Similar a ⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 1er Término) (20)
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, TALLER RESUELTO 1ra EVALUACIÓN (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, TALLER RESUELTO 1ra EVALUACIÓN (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, TALLER RESUELTO 1ra EVALUACIÓN (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, TALLER RESUELTO 1ra EVALUACIÓN (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTO 1er PARCIAL (2019 1er T...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTO 1er PARCIAL (2019 1er T...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTA 2do PARCIAL (2019 1er T...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTA 2do PARCIAL (2019 1er T...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN 1 RESUELTA 2do PARCIAL (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN 1 RESUELTA 2do PARCIAL (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTO 1er PARCIAL (2019 1er T...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTO 1er PARCIAL (2019 1er T...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTA 2do PARCIAL (2019 1er T...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTA 2do PARCIAL (2019 1er T...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 2do ...
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2022 PAO1)
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2022 PAO1)
Que es la supercomputacion una explicacion orientada al mundo empresarial
Que es la supercomputacion una explicacion orientada al mundo empresarial
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 2do ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN RESUELTO 3ra EVALUACIÓN (2019 1er ...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN RESUELTO 3ra EVALUACIÓN (2019 1er ...
Más de Victor Asanza
⭐⭐⭐⭐⭐ Device Free Indoor Localization in the 28 GHz band based on machine lea...
By exploiting the received power change in a communication link produced by the presence of a human body in an otherwise empty room, this work evaluates indoor free device localization methods in the 28 GHz band using machine learning techniques. For this objective, a database is built using results from ray tracing simulations of a system comprised of 4 receivers and up to 2 transmitters, while a person is standing within the room. Transmitters are equipped with uniform linear arrays that switch their main beams sequentially at 21 angles, whereas the receivers operate with omnidirectional antennas. Statistical localization error reduction of at least 16% over a global-based classification technique can be obtained through the combination of two independent classifiers using one transmitter and a reduction of at least 19% for 2 transmitters. An additional improvement is achieved by combining each independent classifier with a regression algorithm. Results also suggest that the number of examples per class and size of the blocks (strips) in which the study area is partitioned play a role in the localization error.
⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2022PAO2)
La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma:
1. La MSS luego de ser reiniciado empieza en el estado inicial.
2. El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará el ingreso de datos.
3. El ingreso de datos se lo hará presentando un byte en la entrada Datos, presionando y soltando la tecla Load (el usuario deberá realizar este paso tres veces, uno por cada registro).
4. Luego de ingresar los 3 datos, el usuario deberá presionar y soltar la tecla Find. Esta señal es la que le indica a la MSS del Sistema Digital, que es momento de realizar la búsqueda del valor máximo y mínimo.
5. Una vez finalizado el proceso de búsqueda de los valores máximo y mínimo, se activará la salida Done. El valor máximo se guardará en el RegistroMax y se presentará en su salida Qmax, por otro lado, el valor mínimo se guardará en el RegistroMin y se presentará en su salida Qmin.
6. La señal Done, las salidas Qmax y Qmin se presentarán hasta que el usuario presione y suelte la tecla Start una vez, luego de lo cual la MSS regresará al estado inicial.
⭐⭐⭐⭐⭐ CV Victor Asanza
Researcher in fields like Digital Systems Design based on FPGA, Embedded Systems, Open-Source Hardware, Artificial Intelligence and Biomedical Signal Processing with a major research interest in Brain-Computer Interface.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Trilateration-based Indoor Location using Supervised Learning Algorithms
The indoor positioning system (IPS) has a wide range of applications, due to the advantages it has over Global Positioning Systems (GPS) in indoor environments. Due to the biosecurity measures established by the World Health Organization (WHO), where the social distancing is provided, being stricter in indoor environments. This work proposes the design of a positioning system based on trilateration. The main objective is to predict the positioning in both the ‘x’ and ‘y’ axis in an area of 8 square meters. For this purpose, 3 Access Points (AP) and a Mobile Device (DM), which works as a raster, have been used. The Received Signal Strength Indication (RSSI) values measured at each AP are the variables used in regression algorithms that predict the x and y position. In this work, 24 regression algorithms have been evaluated, of which the lowest errors obtained are 70.322 [cm] and 30.1508 [cm], for the x and y axes, respectively.
Published in: 2022 International Conference on Applied Electronics (AE)
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Learning-based Energy Consumption Prediction
✅ Published in: https://doi.org/10.1016/j.procs.2022.07.035
As more people send information to the cloud-fog infrastructure, this brings many problems to the management of computer energy consumption. Therefore, energy consumption management of servers, fog devices and cloud computing platform should be investigated to comply with the Green IT requirement. In this paper, we propose an energy consumption prediction model consisting of several components such as hardware design, data pre-processing, characteristics extraction and selection. Our main goal is to develop a non-invasive meter based on a network of sensors that includes a microcontroller, the MQTT communication protocol and the energy measurement module. This meter measures voltage, current, power, frequency, energy and power factor while a dashboard is used to present the energy measurements in real-time. In particular, we perform measurements using a workstation that has similar characteristics to the servers of a Datacenter locate at the Information Technology Center in ESPOL,
which currently provide this type of services in Ecuador. For convenience, we evaluated different linear regression models to select the best one and to predict future energy consumption based on the several measurements from the workstation during several hours which enables the consumer to optimize and to reduce the maintenance costs of the IT equipment. The supervised machine learning algorithms presented in this work allow us to predict the energy consumption by hours and by days.
⭐ The matlab code used for data processing are available in: https://github.com/vasanza/Matlab_Code/tree/EnergyConsumptionPredictionDatacenter
⭐ The dataset used for data processing are available in:https://ieee-dataport.org/open-access/data-server-energy-consumption-dataset
✅ Read more related topics:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Raspberry Pi-based IoT for Shrimp Farms Real-time Remote Monitoring wit...
This project analyses the optimal parameters for the shrimp farming, trying to help the aquaculture of Ecuador, using a cyberphysical system, which includes temperature, salinity, dissolved oxygen, and pH sensors to monitor the water conditions and an embedded system to control it using an XBee andATMega328p microcontrollers to remotely activate and deactivate aerators to maintain the quality of each pool in neat conditions.
⭐⭐⭐⭐⭐Classification of Subjects with Parkinson's Disease using Finger Tapping...
La enfermedad de Parkinson es el segundo trastorno neurodegenerativo más común y afecta a más de 7 millones de personas en todo el mundo. En este trabajo, clasificamos a los sujetos con la enfermedad de Parkinson utilizando datos de la pulsación de los dedos en un teclado. Utilizamos una base de datos gratuita de Physionet con más de 9 millones de registros, preprocesada para eliminar los datos atípicos. En la etapa de extracción de características, obtuvimos 48 características. Utilizamos Google Colaboratory para entrenar, validar y probar nueve algoritmos de aprendizaje supervisado que detectan la enfermedad. Como resultado, conseguimos un grado de precisión superior al 98 %.
⭐⭐⭐⭐⭐ CHARLA #PUCESE Arduino Week: Hardware de Código Abierto TSC-LAB
✅ #PUCESE, organizó el webinar: "ARDUINO WEEK 2022 PUCESE"
✅ Arduino Week PUCE Esmeraldas- Charla con Expertos
➡️ This is an initiative developed by FIEC-ESPOL professors. Temperature and Speed Control Lab (TSC-LAB) is an open-source hardware development.
➡️ Topics
1- Introducción
2- Hardware de Código Abierto
3- Temperature and Speed Control Lab (TSC-LAB)
4- Códigos de ejemplo
5- Datasets
6- Publicaciones científicas
7- Proyectos
8- Cursos
⭐ Para más contenido visita nuestro blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ #BCI System using a Novel Processing Technique Based on Electrodes Sele...
This work proposes an end-to-end model architecture, from feature extraction to classification using an Artificial Neural Network. The feature extraction process starts from an initial set of signals acquired by electrodes of a Brain-Computer Interface (BCI). The proposed architecture includes the design and implementation of a functional six Degree-of-Freedom (DOF) prosthetic hand. A Field Programmable Gate Array (FPGA) translates electroencephalography (EEG) signals into movements in the prosthesis. We also propose a new technique for selecting and grouping electrodes, which is related to the motor intentions of the subject. We analyzed and predicted two imaginary motor-intention tasks: opening and closing both fists and flexing and extending both feet. The model implemented with the proposed architecture showed an accuracy of 93.7% and a classification time of 8.8y«s for the FPGA. These results present the feasibility to carry out BCI using machine learning techniques implemented in a FPGA card.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2...
Problema 1A: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta.
Problema 2: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta.
Problema 3: (25%) Se desea diseñar un Sistemas Digital que capaz de controlar dos actuadores tipo bomba (A y B) en función del nivel de agua presente en un tanque. Este nivel de agua se monitorea con dos sensores (S0 y S1). El Sistemas Digital se muestra en la siguiente gráfica.
Problema 5: (15%): Dado el siguiente circuito digital, primero obtener la expresión resultante y luego seleccionar el mapa que corresponde al funcionamiento de dicha expresión.
Problema 6: (15%): Dado el siguiente circuito, encontrar la expresión booleana que define el comportamiento de la señal de salida F sin minimizar, luego reducir la expresión booleana usando mapas de Karnaugh (A, B, C, D) agrupando unos.
Problema 7: (20%). En la siguiente gráfica se puede observar el registro de un electrodo de Electromiografía (EMG) durante la ejecución de una tarea motora en extremidad superior. La señal EMG tiene una amplitud en el orden de los microvoltio - milivoltios y es susceptible a ruido debido a la adherencia del electrodo utilizado, frecuencia cardiaca, red eléctrica, tejido adiposo, etc. Como se muestra en la Fig. 1 el análisis post adquisición en el dominio de la frecuencia de la señal EMG indica que existe ruido de baja frecuencia menores a 5Hz debido a ruidos relacionados a movimientos relativos y en 50 Hz debido a la red eléctrica. Las señales EMG tienen información en el rango de 7 a 20Hz, por lo cual se sugiere diseñar un filtro RC paso banda que permita eliminar el ruido de la señal EMG.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 2, 2do Parcial (2021PAO2) C6
Problema #1 (50%) Dado el siguiente diagrama de un microprocesador genérico de 32 bits por instrucción de hasta 1023 instrucciones visto completamente en clase, que utiliza datos almacenados en memoria RAM (Register Files), como se muestra a continuación.
Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de Instrucciones de un microprocesador son ciertas?
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas?
Problema #4: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de datos (Register File) son ciertas?
Problema #5: (20%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Performance Comparison of Database Server based on #SoC #FPGA and #ARM ...
New emerging storage technologies have a great application for IoT systems. Running database servers on development boards, such as Raspberry or FPGA, has a great impact on effective performance when using large amounts of data while serving requests from many clients at the same time. In this paper, we designed and implemented an embedded system to monitor the access of a database using MySql database server installed on Linux in a standard FPGA DE10 with HPS resources. The database is designed to keep the information of an IoT system in charge of monitoring and controlling the temperature inside greenhouses. For comparison purposes, we carried out a performance analysis of the database service running on the FPGA and in a Raspberry Pi 4 B to determine the efficiency of the database server in both development cards. The performance metrics analyzed were response time, memory and CPU usage taking into account scenarios with one or more requests from clients simultaneously.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2021PAO2)
La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma:
1. La MSS luego de ser reiniciado empieza en el estado inicial.
2. El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará el ingreso de datos.
3. El ingreso de datos se lo hará presentando un byte en la entrada Datos, presionando y soltando la tecla Load (el usuario deberá realizar este paso tres veces, uno por cada registro).
4. Luego de ingresar los 3 datos, el usuario deberá presionar y soltar la tecla Find. Esta señal es la que le indica a la MSS del Sistema Digital, que es momento de realizar la búsqueda del valor máximo y mínimo.
5. Una vez finalizado el proceso de búsqueda de los valores máximo y mínimo, se activará la salida Done. El valor máximo se guardará en el RegistroMax y se presentará en su salida Qmax, por otro lado, el valor mínimo se guardará en el RegistroMin y se presentará en su salida Qmin.
6. La señal Done, las salidas Qmax y Qmin se presentarán hasta que el usuario presione y suelte la tecla Start una vez, luego de lo cual la MSS regresará al estado inicial.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Charla FIEC: #SSVEP_EEG Signal Classification based on #Emotiv EPOC #BC...
Este trabajo presenta el diseño experimental para el registro de señales de electroencefalografía (EEG) en 20 sujetos sometidos a potenciales evocados visualmente en estado estable (SSVEP). Además, la implementación de un sistema de clasificación basado en las señales SSVEP-EEG de la región occipital del cerebro obtenidas con el dispositivo Emotiv EPOC.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ #FPGA Based Meteorological Monitoring Station
In this paper, we propose to implement a meteorological monitoring station using embedded systems. This model is possible thanks to different sensors that enable us to measure several environmental parameters, such as i) relative humidity, ii) average ambient temperature, iii) soil humidity, iv) rain occurrence, and v) light intensity. The proposed system is based on a field-programmable gate array device (FPGA). The proposed design aims at ensuring highresolution data acquisition and at predicting samples with precision and accuracy in real-time. To present the collected data, we develop also a web application with a simple and friendly user interface.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SSVEP-EEG Signal Classification based on Emotiv EPOC BCI and Raspberry Pi
This work presents the experimental design for recording Electroencephalography (EEG) signals in 20 test subjects submitted to Steady-state visually evoked potential (SSVEP). The stimuli were performed with frequencies of 7, 9, 11 and 13 Hz. Furthermore, the implementation of a classification system based on SSVEP-EEG signals from the occipital region of the brain obtained with the Emotiv EPOC device is presented. These data were used to train algorithms based on artificial intelligence in a Raspberry Pi 4 Model B. Finally, this work demonstrates the possibility of classifying with times of up to 1.8 ms in embedded systems with low computational capacity.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2do ...
Problema #1,2,3: (10%) El siguiente circuito es de un filtro paso banda. Los datos del circuito son los siguientes, R1 = 1K[Ω] y R2 = 1K[Ω]. ¿cuáles de las siguientes afirmaciones son correctas?
Problema #4,5,6: (10%) El siguiente bloque convertidor analógico digital (ADC) de 8 bits de resolución, se tiene un voltaje de referencia de 5Vcc. ¿cuáles de las siguientes afirmaciones son correctas?
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAO1)
Problema #1 (x%). El siguiente es un Sistema Digital que tiene las señales ‘A’,’ B’, ‘C’ y ‘D’ como entradas de un bit; por otro lado, la señal ‘Y’ es una salida de un bit tal como se muestra en la siguiente imagen:
El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL:
Código GitHub:
https://github.com/vasanza/MSI-VHDL/blob/2021PAO1/ExamenParcial/ExamSD1_1.vhd
Realizar los siguientes desarrollos:
a) Usando mapas de karnaught y agrupamiento de minterms (SOP), simplificar la expresión booleana hasta obtener su minima expresión (x/2 %).
b) Utilizando puertas lógicas, graficar el circuito que represente a la ecuación simplificada en el literal anterior (x/2 %).
Problema #2 (x%). El siguiente es un Sistema Digital que tiene las señales ‘A’ y ‘B’ como entradas de dos bits; por otro lado, la señal ‘Y’ es una salida de dos bits tal como se muestra en la siguiente imagen:
El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL:
Código GitHub:
https://github.com/vasanza/MSI-VHDL/blob/2021PAO1/ExamenParcial/ExamSD1_2.vhd
Realizar los siguientes desarrollos:
a) Usando mapas de karnaught y agrupamiento de minterms (SOP), simplificar la expresión booleana hasta obtener su minima expresión de Y(1) = f(A(1),A(0),B(1),B(0)) y Y(0) = f(A(1),A(0),B(1),B(0)) (x/2 %).
b) Indicar con sus propias palabras el funcioamiento que realiza el sistemas digital propuesto (x/2 %).
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, PROYECTOS PROPUESTOS (2021 PAO1)
Propuesta 1: BÚSQUEDA DE DATOS
Propuesta 2-3: ORDENAMIENTO DE DATOS
Propuesta 4: Microprocessor Architecture.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 1, PROYECTOS PROPUESTOS (2021 PAE)
Proyectos propuestos basados en MSS:
VALOR MÍNIMO DE 3 NÚMEROS
VALOR MÁXIMO DE 3 NÚMEROS
VALOR PROMEDIO DE 4 NÚMEROS
CONTADOR UP EN GRAY
CONTADOR DOWN EN BCD
VALIDADOR DE CLAVE DE 3 DIGITOS
SUMADOR DE 3 NUMEROS BCD
VALIDADOR DE 3 NÚMEROS ASCENDENTES
VALIDADOR DE 3 NÚMEROS DESCENDENTE
VALIDADOR DE 3 NÚMEROS MULTIPLOS DE BASE 2
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Más de Victor Asanza (20)
⭐⭐⭐⭐⭐ Device Free Indoor Localization in the 28 GHz band based on machine lea...
⭐⭐⭐⭐⭐ Device Free Indoor Localization in the 28 GHz band based on machine lea...
⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2022PAO2)
⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2022PAO2)
⭐⭐⭐⭐⭐ Trilateration-based Indoor Location using Supervised Learning Algorithms
⭐⭐⭐⭐⭐ Trilateration-based Indoor Location using Supervised Learning Algorithms
⭐⭐⭐⭐⭐ Learning-based Energy Consumption Prediction
⭐⭐⭐⭐⭐ Learning-based Energy Consumption Prediction
⭐⭐⭐⭐⭐ Raspberry Pi-based IoT for Shrimp Farms Real-time Remote Monitoring wit...
⭐⭐⭐⭐⭐ Raspberry Pi-based IoT for Shrimp Farms Real-time Remote Monitoring wit...
⭐⭐⭐⭐⭐Classification of Subjects with Parkinson's Disease using Finger Tapping...
⭐⭐⭐⭐⭐Classification of Subjects with Parkinson's Disease using Finger Tapping...
⭐⭐⭐⭐⭐ CHARLA #PUCESE Arduino Week: Hardware de Código Abierto TSC-LAB
⭐⭐⭐⭐⭐ CHARLA #PUCESE Arduino Week: Hardware de Código Abierto TSC-LAB
⭐⭐⭐⭐⭐ #BCI System using a Novel Processing Technique Based on Electrodes Sele...
⭐⭐⭐⭐⭐ #BCI System using a Novel Processing Technique Based on Electrodes Sele...
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2...
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2...
⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 2, 2do Parcial (2021PAO2) C6
⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 2, 2do Parcial (2021PAO2) C6
⭐⭐⭐⭐⭐ Performance Comparison of Database Server based on #SoC #FPGA and #ARM ...
⭐⭐⭐⭐⭐ Performance Comparison of Database Server based on #SoC #FPGA and #ARM ...
⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2021PAO2)
⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2021PAO2)
⭐⭐⭐⭐⭐ Charla FIEC: #SSVEP_EEG Signal Classification based on #Emotiv EPOC #BC...
⭐⭐⭐⭐⭐ Charla FIEC: #SSVEP_EEG Signal Classification based on #Emotiv EPOC #BC...
⭐⭐⭐⭐⭐ #FPGA Based Meteorological Monitoring Station
⭐⭐⭐⭐⭐ #FPGA Based Meteorological Monitoring Station
⭐⭐⭐⭐⭐ SSVEP-EEG Signal Classification based on Emotiv EPOC BCI and Raspberry Pi
⭐⭐⭐⭐⭐ SSVEP-EEG Signal Classification based on Emotiv EPOC BCI and Raspberry Pi
⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2do ...
⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2do ...
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAO1)
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAO1)
⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, PROYECTOS PROPUESTOS (2021 PAO1)
⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, PROYECTOS PROPUESTOS (2021 PAO1)
⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 1, PROYECTOS PROPUESTOS (2021 PAE)
⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 1, PROYECTOS PROPUESTOS (2021 PAE)
Último
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
El Mtro. JAVIER SOLIS NOYOLA crea y desarrolla el “ROMPECABEZAS DE ECUACIONES DE 1ER. GRADO OLIMPIADA DE PARÍS 2024”. Esta actividad de aprendizaje propone retos de cálculo algebraico mediante ecuaciones de 1er. grado, y viso-espacialidad, lo cual dará la oportunidad de formar un rompecabezas. La intención didáctica de esta actividad de aprendizaje es, promover los pensamientos lógicos (convergente) y creativo (divergente o lateral), mediante modelos mentales de: atención, memoria, imaginación, percepción (Geométrica y conceptual), perspicacia, inferencia, viso-espacialidad. Esta actividad de aprendizaje es de enfoques lúdico y transversal, ya que integra diversas áreas del conocimiento, entre ellas: matemático, artístico, lenguaje, historia, y las neurociencias.
LA PEDAGOGIA AUTOGESTONARIA EN EL PROCESO DE ENSEÑANZA APRENDIZAJE
La Pedagogía Autogestionaria es un enfoque educativo que busca transformar la educación mediante la participación directa de estudiantes, profesores y padres en la gestión de todas las esferas de la vida escolar.
Tema 3-3 Métodos anticonceptivos y ETS 2024
Tercera parte del tema 3 sobre anticonceptivos de la asignatura de Biología Humana de 1º de Bachillerato.
Lecciones 10 Esc. Sabática. El espiritismo desenmascarado docx
El espiritismo, se puede usar para engañar.
El lugar mas bonito del mundo resumen del libro
Lectura Fácil y Accesible para personas neurodivergentes
SEMIOLOGIA DE HEMORRAGIAS DIGESTIVAS.pptx
Evaluación de principales hallazgos de la Historia Clínica utiles en la orientación diagnóstica de Hemorragia Digestiva en el abordaje inicial del paciente.
Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.
Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.
Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...
Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...María Sánchez González (@cibermarikiya)
Ponencia en I SEMINARIO SOBRE LA APLICABILIDAD DE LA INTELIGENCIA ARTIFICIAL EN LA EDUCACIÓN SUPERIOR UNIVERSITARIA. 3 de junio de 2024. Facultad de Estudios Sociales y Trabajo, Universidad de Málaga.
UNA VISITA A SAN PEDRO EN EL VATICANO.pdf
Presentación de la conferencia sobre la basílica de San Pedro en el Vaticano realizada en el Ateneo Cultural y Mercantil de Onda el jueves 2 de mayo de 2024.
Último (20)
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
LA PEDAGOGIA AUTOGESTONARIA EN EL PROCESO DE ENSEÑANZA APRENDIZAJE
LA PEDAGOGIA AUTOGESTONARIA EN EL PROCESO DE ENSEÑANZA APRENDIZAJE
665033394-TODAS-LAS-SANGRES-resumen-Por-Capitulos.pdf
665033394-TODAS-LAS-SANGRES-resumen-Por-Capitulos.pdf
Lecciones 10 Esc. Sabática. El espiritismo desenmascarado docx
Lecciones 10 Esc. Sabática. El espiritismo desenmascarado docx
El Liberalismo económico en la sociedad y en el mundo
El Liberalismo económico en la sociedad y en el mundo
Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.
Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.
Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...
Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 1er Término)
- 1. vasanza 1 DISEÑO DE SISTEMAS DIGITALES LECCIÓN 1P (30/100) Fecha: 2019/06/27 I termino 2019-2020 Nombre: _________________________________________________ Paralelo: __________ 1. ¿Cuál es la descripción correcta de los Thread Level Parallelism (TPL)? a) Capaz de colocar en cola todas las direcciones. b) Las arquitecturas permiten aumentos rápidos en la velocidad del procesador. c) El servidor no puede servir a cada cliente dentro de todos los hilos separados. d) Capaz de realizar inteligencia artificial. 2. ¿Cuáles son los factores a considerar en el diseño de sistemas empotrados? a) Necesidad de computación especial, fiabilidad y costo. b) Optimización de arquitectura e independencia tecnológica. c) Restricción en tiempo real y consumo de energía. d) b y c e) a y b f) a y c g) Todas las anteriores 3. ¿Cuál es la definición correcta del Advanced Trace Bus (ATB)? a) Bus sin interfaz de prueba b) Memoria distribuida con interfaz de prueba c) Memoria local sin interfaz de prueba. d) Bus con interfaz de prueba 4. ¿Cuál de las siguientes descripciones es la correcta de los registros de control mpubase y mpuacc en el procesador NIOSII? a) Solo está disponible en sistemas con una MPU y funcionan independientemente del registro mpubase. b) Solo está disponible en sistemas con varias MPU y funcionan en conjunto con mpuacc. c) Permiten configurar y recuperar información de la región MPU cuando funcionan en conjunto con mpuacc. d) Ninguna de las anteriores. 5. Indique las principales diferencias entre SoC y SoPC a) Todo en un solo chip, y acelerador de hardware especial. b) Agrega la capacidad de programar y se basa en técnicas de reusabilidad. c) Periféricos de entrada y procesador. d) Todas las anteriores
- 2. vasanza 2 6. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de procesadores NIOSII/f y NIOSII /e. a) Parámetro Nios II/f Nios II/e Branch prediction Static None MMU No No Max freq 290 MHz 270 MHz b) Parámetro Nios II/f Nios II/s Pipeline 6 stages 5 stages Hard multiplier 1 cycle 3 cycles Instruction cache Configurable Configurable c) Parámetro Nios II/s Nios II/e Data cache Configurable None MMU No No Hard multiplier 1 cycle 3 cycles d) Parámetro Nios II/f Nios II/e Branch prediction Dynamic None MMU Yes No Max freq 290 MHz 270 MHz 7. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento: a) 20 b) 30 c) 50 d) 60
- 3. vasanza 3 8. Indique cuales de las funciones de los siguientes registros de propósito general del NIOSII no es la correcta. a) Exception address b) Global pointer c) Stack pointer d) Breakpoint temporary 9. Indique cuál de las siguientes características corresponden a la ALU del procesador NIOSII a) No proporciona hardware para soportar cualquier tipo de instrucciones. b) Soporta solo operaciones aritméticas y lógicas, así como el almacenamiento de registros de propósito general. c) Proporciona hardware para soportar cualquier tipo de instrucciones. d) Restaura el estado del sistema. 10. Indique que tabla comparativa es la correcta con respecto al bus AVALON. a) Signal type width nReset 1 irq 1…32 b) Signal type width Address 1…32 writedata 1…32 c) Signal type width Address 1…24 writedata 1…32 d) Signal type width Chipselect 1…32 writedata 1…32