Filtro inversor

S.E.P. S.E.I.T. D.G.I.T.
CENTRO NACIONAL DE INVESTIGACIÓN
Y DESARROLLO TECNOLÓGICO
cenidet
ANÁLISIS DE ESTRATEGIAS DE PUESTA EN PARALELO DE
CONVERTIDORES CD-CA
T E S I S
QUE PARA OBTENER EL GRADO DE :
M A E S T R O E N C I E N C I A S E N
I N G E N I E R Í A E L E C T R Ó N I C A
P R E S E N T A :
J O S É P A B L O M E N D O Z A P É R E Z
DIRECTORES DE TESIS:
DR. RODOLFO ARTURO ECHAVARRÍA SOLIS
DR. JAIME EUGENIO ARAU ROFFIEL
CUERNAVACA, MORELOS MAYO DE 2005

i
TABLA DE
CONTENIDO
CAPÍTULO 1
INTRODUCCIÓN
1.1 Antecedentes 1
1.1.1 Sistemas de alimentación ininterrumpibles 2
1.1.2 SAI única 3
1.1.2.1 SAI sin derivación 3
1.1.2.2 SAI con un rectificador común para el inversor y la batería 3
1.1.2.3 SAI con carga de batería por separado 3
1.1.2.4 SAI con salidas de CD y CA 4
1.1.2.5 SAI con derivación 4
1.1.2.5.1 conversión doble 4
1.1.2.5.2 Operación interactiva en línea 5
1.1.2.5.3 Operación en espera pasiva 5
1.1.3 SAI en paralelo 5
1.1.3.1 SAI en paralelo sin derivación 5
1.1.3.2 SAI en paralelo con derivación 6
1.1.4 SAI redundante 6
1.1.4.1 SAI en espera redundante 6
1.1.4.1.1 SAI en espera redundante sin derivación 6
1.1.4.1.2 SAI en espera redundante con derivación 7
1.1.4.2 SAI redundante en paralelo 7
1.1.4.2.1 SAI redundante en paralelo sin derivación 7
1.1.4.2.2 SAI redundante en paralelo con derivación 8
1.1.5 Estructura modular en paralelo 8
1.2 Revisión de estrategias de puesta en paralelo de convertidores CD-CA 9
1.3 Hipótesis 14
1.4 Objetivos generales y particulares 14
1.3.1 Objetivos generales 14
1.3.2 Objetivos particulares 15
1.5 Actividades a desarrollar 15
1.6 Aportación del trabajo 16

ii
1.7 Conclusiones 16
CAPÍTULO 2
CONVERTIDORES CD-CA Y ESTRUCTURAS DE CONTROL
2.1 Convertidores CD-CA 18
2.1.1 Inversor medio puente 19
2.1.2 Inversor puente completo 20
2.1.3 Dispositivos semiconductores de potencia 22
2.2 Técnicas de control de modulación de anchura de pulso PWM 22
2.2.1 Modulación de ancho de pulso 23
2.2.2 Modulación sinusoidal de ancho de pulso 23
2.2.3 PWM programado 24
2.3 Tiempo muerto 25
2.4 Filtro de salida 26
2.5 Técnicas y estructuras de control 27
2.5.1 Control Maestro-Esclavo 28
2.5.2 Control de Límite Central 29
2.5.3 Control de Cadena Circular 29
2.6 Control por modos deslizantes 29
2.7 Problemas de la puesta en paralelo 31
2.8 Conclusiones 32
CAPÍTULO 3
DISEÑO E IMPLEMENTACIÓN
3.1 Diseño de la etapa de potencia 36
3.1.1 Diseño del filtro LC 36
3.1.2 Diseño del inductor del filtro 38
3.1.3 Implementación del sensor de corriente 39
3.1.3.1 Características del sensor de corriente 39
3.1.3.2 Cálculos de implementación del sensor 40
3.1.4 Implementación del sensor de tensión 41
3.1.5 Circuitos impulsores 41

iii
3.1.6 Implementación de la etapa de potencia 42
3.2 Metodología de diseño de la etapa de Control 42
3.2.1 Implementación de la superficie deslizante 50
3.2.1.1 Control Maestro-Esclavo 51
3.2.1.2 Control de Límite Central 51
3.2.1.3 Control de Cadena Circular 52
3.2.1.4 Acciones de control 52
3.2.2 Implementación de la etapa de control 53
3.3 Implementación del control 59
3.4 Conclusiones 61
CAPÍTULO 4
SIMULACIONES Y RESULTADOS EXPERIMENTALES
4.1 Simulación de la etapa de potencia en PSPICE 63
4.1.1 Variación de parámetros en el inductor 65
4.1.2 Variación de parámetros en el condensador 67
4.1.3 Inversores en paralelo 69
4.2 Simulaciones en Matlab 71
4.3 Resultados Experimentales 74
4.3.1 Resultados experimentales de la etapa de potencia 74
4.3.2 Comparación de los resultados experimentales de la etapa de control con las
simulaciones 76
4.3.3 Resultados experimentales del sistema global(potencia-control) 78
4.3.3.1 Pruebas de Regulación de Línea 81
4.3.3.2 Pruebas de Regulación de Carga 82
4.3.3.3 Pruebas de Distribución de Corriente 84
4.3.3.4 Pruebas de Respuesta Dinámica 87
4.3.3.5 Comparación de los resultados con otras investigaciones 89
4.4 Conclusiones 90
CAPÍTULO 5
CONCLUSIONES Y TRABAJOS FUTUROS
5.1 Conclusiones 91
5.1.1 Conclusiones Particulares 92

iv
5.2 Trabajos Futuros 93
APÉNDICE 1
Referencias Bibliográficas 95
APÉNDICE 2
Lista de símbolos 97
APÉNDICE 3 99

1
Capítulo 1
INTRODUCCIÓN
Este capítulo presenta una introducción sobre los sistemas de alimentación
ininterrumpibles. La tendencia hacia el uso de una estructura modular para crecer en
potencia, así como la aplicación de inversores en este tipo de tecnología. Se presentan
algunas de las estructuras de control más conocidas en la puesta en paralelo de inversores.
Se tratan los puntos principales de la tesis como son: los objetivos, la metodología a
desarrollar y las aportaciones de la misma.
1.1 Antecedentes
El avance en tecnológico sigue optando por sistemas que permiten la regulación,
protección y continuidad en la demanda de corriente. Los diversos equipos de laboratorio,
oficina y hogar, requieren de ciertos sistemas que brinden una seguridad y confiabilidad en

ANÁLISIS DE ESTRATEGIAS DE PUESTA EN PARALELO DE CONVERTIDORES CD/CA
2
horas de trabajo. Estos sistemas consideran la utilización de esquemas modulares, para
crecer en potencia. Ya que económicamente es mas viable el uso de esquemas flexibles, los
cuales permiten añadir nuevos módulos en caso de ser necesario el manejo de una mayor
carga.
Algunos sistemas que poseen estas características, generando una potencia la cual está
considerada como estable y además confiable, se les denomina sistemas de alimentación
ininterrumpible (Uninterrumpible Power Systems, UPS).
1.1.1 Sistemas de Alimentación Ininterrumpibles (SAI)
Los SAI son capaces de compensar interrupciones, por lo tanto pueden ser utilizados
para regular la tensión, siempre que la tensión de entrada sea lo suficientemente elevada
para mantener cargadas las baterías. Es una solución común para computadoras críticas y
pequeñas cargas de control electrónico en ambientes industriales donde se tienen cargas
muy grandes y variables, lo cual ocasiona que la tensión varíe. Sin embargo, presentan
como serias desventajas un costo muy elevado y una eficiencia media (dependiendo del
modelo y la potencia). Estos equipos están constituidos por un rectificador/cargador, un
inversor, un banco de baterías y un interruptor estático [12].
Algunas de las aplicaciones de una SAI son: hospitales, bancos, centrales nucleares,
control de procesos y comunicaciones. La figura 1.1 muestra un conjunto de SAI
comerciales, los cuales están diseñados para trabajar bajo ciertas especificaciones, de
voltaje de alimentación o potencia de salida.
Fig 1.1. SAI comerciales
A continuación se muestran las configuraciones de SAI que existen de acuerdo a la
norma IEC62040-3 [14].

CAPÍTULO 1 INTRODUCCIÓN
3
1.1.2 SAI única
1.1.2.1 SAI sin derivación
El arreglo más simple es una sola SAI. Una SAI es capaz de asegurar la continuidad
en la potencia de la carga con tal de continuar operando dentro de su especificación.
1.1.2.2 SAI con un rectificador común para el inversor y la batería
El inversor siempre proporciona la potencia a la carga y este la toma del rectificador o
de la batería (vea figura 1.2). El rectificador tiene que ser controlado para recargar y
mantiene la batería en una condición de carga. En caso de falla de la red de CA, la batería
proporcionará la potencia hasta que el voltaje de CD decrezca tanto que el inversor no
pueda operar satisfactoriamente. El tipo y capacidad del la batería determinará la longitud
de tiempo en que el sistema pueda operar sin un suministro de CA.
Fig 1.2. SAI con rectificador común para el inversor y la batería
1.1.2.3 SAI con carga de batería por separado
Nota 1: Las terminales de entrada pueden unirse
Nota 2: Puente de diodos, tiristores o interruptores
Fig 1.3. SAI con carga de batería por separado

4
SAI como
en
Fig 2 o Fig 3
Los requerimientos del rectificador para proporcionar la potencia de entrada del
inversor y cargar la batería pueden ocasionar otro conflicto, así que la SAI puede diseñarse
para cargar de la batería por separado (figura 1.3).
1.1.2.4 SAI con salidas de CD y CA
Algunas aplicaciones requieren una fuente de potencia de CD y CA ininterrumpibles,
combinando estos sistemas. Un ejemplo se muestra en la figura 1.4. En algunos casos, la
opción de la red de voltaje de CD es restringida por las necesidades del la salida de CD.
Fig 1.4. SAI con salidas de CD y CA
1.1.2.5 SAI con derivación
1.1.2.5.1 conversión doble
Por la suma de una derivación, la continuidad de potencia en la carga puede ser
mejorada por activación de la derivación, por medio de un interruptor de transferencia en
caso de: fallo del SAI, transitorios en la corriente de la carga o carga pico.
Nota: Las terminales de entrada pueden unirse
Fig 1.5. SAI con derivación
Nota: El uso de la derivación puede producir una perturbación en la entrada de CA
que afecte a la carga.

5
1.1.2.5.2 Operación interactiva en línea
La carga es proporcionada por la entrada de CA a través de la derivación (el inversor
no está operando con carga), y en caso de falla en la potencia de entrada, el inversor y la
batería mantienen la continuidad en la potencia de la carga. Las restricciones de esta
configuración aplican para el caso 1.1.2.5.1.
1.1.2.5.3 Operación en espera pasiva
La carga es proporcionada por la entrada de CA a través de la derivación y en caso de
falla en la potencia de entrada, el inversor se activa y con la batería se mantienen la
continuidad en la potencia de la carga. Las restricciones de esta configuración aplican para
el caso 1.1.2.5.1.
1.1.3 SAI en paralelo
1.1.3.1 SAI en paralelo sin derivación
Si se usan unidades de SAI paralelas o unidades paralelas parciales, el sistema debe
ser tratado como uno SAI. Se muestran dos ejemplos de SAI en paralelo y paralelo parcial
en figuras 1.6a y 1.6b.
Fig 1.6a. SAI en paralelo Parcial (con inversores en paralelo)

6
Fig 1.6b. SAI en Paralelo (con unidades de SAI en paralelo)
1.1.3.2 SAI en paralelo con derivación
Cuando el SAI en paralelo opera como un solo SAI, entonces todos los comentarios
en 1.1.2.5 aplican totalmente a esto, y la configuración es equivalente a la figura 1.5.
1.1.4 SAI redundante
1.1.4.1 SAI en espera redundante
En caso de fallo de las unidades SAI en operación, el interruptor cambia el servicio en
espera y toma esto por encima de la carga, y el SAI que fallo está desconectado.
1.1.4.1.1 SAI en espera redundante sin derivación
Fig 1.7. SAI en espera redundante sin derivación

7
Este sistema continua con las características que se indicaron en 1.1.2 y proporciona
un mejor método en la continuidad de potencia de la carga. La figura 1.7 muestra el
diagrama a bloques.
1.1.4.1.2 SAI en espera redundante con derivación
Un circuito de derivación puede ser incluido para mejorar la continuidad de potencia
en la carga como lo indicado en 1.1.2.5, y además, para mantener la transferencia de la
carga de uno SAI a otro. Cuando se tiene una impedancia baja, la derivación permitirá que
la corriente en la carga fluya, sin una reducción significante del voltaje de salida.
Fig 1.8. SAI en espera redundante con derivación
1.1.4.2 SAI redundante en paralelo
Un SAI redundante en paralelo consiste en varias unidades de SAI que comparten la
carga actual. La capacidad total del SAI redundante en paralelo será más de los
requerimientos de carga, de por lo menos la capacidad de una unidad SAI.
1.1.4.2.1 SAI redundante en paralelo sin derivación
Si una unidad SAI falla, debe aislarse para impedir que interfiera con las otras, y el
resto pueda continuar proporcionando la carga total. Además, se requiere sincronización en
los circuitos de distribución de carga en estos sistemas.
Nota: Puede haber algunas partes en una SAI redundante en paralelo, la cual sea
común para todas las unidades. La falla de una parte en común puede producir pérdida de
continuidad en la potencia de la carga.

8
Fig 1.9. SAI redundante en paralelo sin derivación
1.1.4.2.2 SAI redundante en paralelo sin derivación
Una o más derivaciones pueden conectarse alrededor, semejante al sistema en el caso
anterior, proporcionando las capacidades de 1.1.3.2.
1.1.5 Estructura modular en paralelo
Este tipo de estructurar consiste en un conjunto de módulos conectados en paralelo.
Cuando se aumenta el número de módulos se logra un incremento en la potencia de salida
del sistema, además de mejorar la flexibilidad y confiabilidad de este. El tener mas número
de módulos a partir de una potencia fija, reduce el esfuerzo de los componentes que los
constituyen [1], [9], [10].
El hecho de considerar un sistema flexible capaz de crecer en potencia y además
confiable, suena atractivo desde el punto de vista económico. Es decir, un sistema que
puede variar la potencia de salida y que es capaz, en caso de fallo de alguno de los
módulos, de mantener regulado el voltaje de salida. Por otro lado si se compara con un
módulo el cual fue diseñado para trabajar con solo un valor de carga, este no podría
manejar diversos valores de carga en caso de ser necesario. Por lo cual se considera como
opción mas viable el uso de una estructura modular.
Al conectar los módulos se deben tomar en cuenta la confiabilidad y eficiencia de
cada uno de acuerdo a las propiedades y características de la topología en cuestión.

9
Al tener un esquema modular de convertidores conectados en paralelo, existen
pequeñas diferencias entre los parámetros internos que los conforman, debido a las
tolerancias de cada uno, originando una demanda mayor en alguno de los módulos.
Dependiendo de la potencia que se suministre en la carga, la corriente va a ser distribuida
en cada uno de los módulos, pero debido a las variaciones en las impedancias, uno de los
módulos puede manejar mayor corriente. Por lo tanto se deben igualar las corrientes que
fluyen por cada módulo con un sistema de control.
En otro caso, al manejar N número de módulos conectados en paralelo, en caso de
fallo de alguno de estos, los restantes módulos en operación deben soportar la demanda
total de la carga, pero aún se estaría poniendo en riesgo la confiabilidad del sistema. Por lo
tanto, es indispensable un sistema que permita además de que los módulos tengan pequeñas
variaciones en sus parámetros, pueda igualar la distribución de corriente entre ellos y así no
sobredimensionar los módulos.
El sistema debe considerar la regulación de voltaje de CA a la salida, así como la
distribución de las corrientes circulantes por cada módulo. Se debe tomar en cuenta las
restricciones de diseño en términos de los componentes de la etapa de potencia y los
parámetros de amplitud y frecuencia de la señal de CA de salida, facilitando el método de
diseño. Se eligieron convertidores CD-CA para conformar la etapa de potencia.
1.2 Revisión de estrategias de puesta en paralelo de convertidores CD-CA
Ya se han desarrollado proyectos de conexión en paralelo de inversores, donde la
etapa de potencia depende de la etapa de control para su buen funcionamiento. En algunas
de estas investigaciones se utilizan métodos de distribución de corriente, para lograr
equilibrar la corriente circulante por los módulos inversores, aplicando una técnica de
control asociada con una estructura de control.
La técnica de control permite obtener las superficies de conmutación, mientras que la
estructura de control se basa en la manera de interconexión de los inversores para obtener
las variables de control. Dichas técnicas deben obtener soluciones robustas frente a
variaciones de la carga y/o de la tensión de entrada en los reguladores conmutados de CD-
CD y en los convertidores conmutados de CD-CA [1], [3], [5].

10
CD-CA
CD-CD
o
Po
3
CD-CA
CD-CD
o
Po
3
CD-CA
CD-CD
o
Po
3
Po
Generalmente, la puesta en paralelo de módulos de convertidores de potencia posee
un mayor número de ventajas sobre un convertidor sencillo y una de ellas es su alta
potencia [1], [2], [4]. La puesta en paralelo de convertidores mediante módulos es una
técnica que se ha estado usando ampliamente en sistemas de potencia distribuidos. Una
característica deseable de un sistema de fuentes paralelas es que en cada porción de
convertidor individual la carga de corriente sea igual y estable.
Cuando se conectan 2 o más módulos aumenta la confiabilidad del sistema global, es
decir; la potencia total del sistema no disminuye si alguno de los módulos falla, ya que ésta
será proporcionada por el resto de los módulos. Sin embargo, los módulos en paralelo
usualmente no son iguales, debido a las posibles variaciones de impedancias en su etapa de
potencia, ocasionando la aparición de corrientes no equilibradas cuando se conectan en
paralelo. La figura 1.10 muestra un ejemplo de la tendencia a utilizar un sistema modular.
Si no se hace una distribución de la carga de corriente de manera igual entre los
módulos, entonces es posible que el desbalance provoque que uno o más módulos puedan
tener una carga excesiva de corriente [1], [2], [3], [4].
Durante varios años se han realizado distintos estudios, que han presentado
propuestas y mejoras de las características deseables de la puesta en paralelo de
convertidores y además el proceso distribución de corriente entre los módulos.
Fig 1.10. Tendencia a modularizar.
CD-CA
CD-CD
o
+
-
Po

11
Sin embargo, la selección del esquema de puesta en paralelo requiere de un gran
entendimiento, en cuanto a la técnica de control y a la estructura a utilizar.
Una conexión en paralelo exige la utilización de una estructura de control con dos
mallas, una de control de tensión de salida y una malla interna para el control y distribución
de las corrientes entre los módulos, debido al desequilibrio causado por las diferencias
paramétricas [5]. Es importante considerar la reducción del esfuerzo entre los dispositivos
semiconductores y ésto se logra añadiendo más módulos [1], [5].
Otro de los problemas es la interconexión entre los módulos, ya que ésta incrementa
la complejidad y puede ser causa de algunos problemas, debido a que alguna de las líneas
de distribución puede ser mas sensible al ruido. [6]
Fig 1.11. Esquema de conexión en paralelo de 3 inversores.
Fig 1.12. Circuito equivalente a 3 inversores conectados en paralelo.
La figura 1.11 muestra la conexión en paralelo de tres convertidores CD – CA
monofásicos. La figura 1.12 muestra el circuito equivalente.

12
Durante la selección del tipo de esquema a utilizar se debe tomar en cuenta lo
siguiente: complejidad, costo, confiabilidad, eficiencia. Estas características pueden ser
incorporadas en los módulos de convertidores, ya que podrían asegurar dentro del diseño
del control y en la integración del sistema: estabilidad, flexibilidad, buen desempeño
dinámico
Las estructuras de puesta en paralelo de módulos inversores de potencia existen dos
principales:
Métodos de Caída (Droop)
Métodos de Distribución Activa de Corriente (Active Current-Sharing)
La figura 1.13 muestra un ejemplo de aplicación de un sistema de control para dos
convertidores conectados en paralelo.
Fig 1.13. Conexión de convertidores en paralelo supervisados por un sistema de control.
Dentro de los métodos de caída existen 5 tipos [2]:
Convertidores con características de caída.
Caída de voltaje debido a la resistencia serie.
Caída de voltaje debido a la corriente de retroalimentación.
Modo de corriente con baja ganancia en CD.
Control de programación con ganancia no lineal.
Los métodos de caída presentan como desventaja, una mala regulación de carga [2].
CD-CA
CD-CD
o
CD-CA
CD-CD
o
SMC

13
Dentro de los métodos de distribución de corriente, un esquema de conducción
consiste en una estructura especifica de control y un método de corriente programada [4].
Sin un mecanismo de distribución de corriente, cada desbalance en el voltaje de salida de
cada módulo puede causar que la corriente de salida sea significativamente diferente. Las
técnicas de distribución de corriente son usadas sobre la desventaja que presentan los
métodos de caída [2].
Existen tres estructuras de control básicas, desde el punto de vista de la estrategia para
la distribución de corriente:
regulación interna
regulación externa
estructura de control externa
a) Regulación interna (ILR)
Esta estructura de control implica que el voltaje de referencia, el voltaje de
retroalimentación y el condensador de salida son comunes. Para convertidores en modo de
control de corriente promedio, la distribución de corriente puede ser modificada,
agregando un control de referencia, para el lazo de corriente interna de cada módulo.
Ventajas: distribución de corriente estable, regulación de voltaje de manera precisa.
Como resultado, la corriente de salida de los convertidores en paralelo, depende de un
control seguro con un lazo de voltaje a la salda del sistema y las señales de error de
distribución, no pasan a través de el compensador del lazo de voltaje. Desventajas: el
sistema degrada la modularidad, pobre nivel de tolerancia [4].
b) Regulación externa (OLR)
Esta estructura utiliza la señal de error del voltaje de salida para ajustar la referencia
de este voltaje hasta que la corriente sea la misma en todos los módulos. La idea
característica de la estructura es que cada módulo convertidor tenga una retroalimentación
de voltaje independiente a la salida. Como ventajas se tienen; flexibilidad en la
configuración del sistema, fácil de expandir, excelente nivel de tolerancia. Por otro lado la
desventaja es una posible inestabilidad ante un transitorio [4].

14
c) Control externo (EC)
Este esquema requiere de un control adicional y múltiples conexiones entre el control
y cada fuente. Este tipo de control coordina todos los convertidores. Como ventajas se
tiene; fácil de implementar los lazos entre módulos, buena distribución de corriente y
regulación de voltaje. Por otro lado las desventajas son; más interconexiones entre módulos
y el control externo, degradación de la modularidad, degradación de la confiabilidad debido
a mas interconexiones y a un control complicado [4].
También existen varios esquemas de corriente programada entre los módulos en
paralelo. Por lo tanto, hay más de diez esquemas de distribución activa de corriente,
compuestas de una estructura de control y un esquema de corriente programada [2]. Los
métodos de corriente programada se dividen en dos:
básico (BACP)
corriente promedio modificado (MACP)
Métodos de aislado (IACP)
corriente
programada [4] maestro especializado (DM)
maestro - esclavo
rotación del maestro (RM)
maestro automático (AM)
1.3 Hipótesis
Es posible implementar N convertidores CD/CA conectados en paralelo aplicando
la técnica de control por modos deslizantes con una estructura de control y lograr
una buena distribución de corriente entre los módulos y regulación del voltaje de
salida.
1.4 Objetivos generales y particulares
1.4.1 Objetivo general
Probar el buen funcionamiento de dos convertidores CD-CA conectados en
paralelo, aplicando modos deslizantes como estrategia de control.

15
1.4.2 Objetivos particulares
Los siguientes puntos describen lo objetivos particulares a realizar en el desarrollo de
la tesis:
Análisis y estudio
• Definición de la estructura de potencia
• Selección del tipo de estructura de control
• Estudio y análisis de la técnica de control por modos deslizantes como ley
de control
Diseño e implementación
• Diseño y sistematización de la implementación del control
Pruebas experimentales
• Validación experimental de la estrategia y estructura de control en un
conjunto de 2 inversores conectados en paralelo
• Comparación con otros trabajos realizados
1.5 Actividades a desarrollar
Las principales actividades a realizar durante este proyecto de tesis son las siguientes:
diseño de los dos inversores puente completo
diseño del sistema de control en base a modos deslizantes
análisis de la estrategia de control
simulación del sistema modular
simulación del sistema modular con la implementación del sistema de control
pruebas correspondientes al sistema de potencia
pruebas correspondientes al sistema de control
acoplamiento de la etapa de potencia y control
pruebas correspondientes al sistema global
análisis y discusión de resultados

16
1.6 Aportación del trabajo
Este trabajo está enfocado a la implementación de un sistema modular a través de dos
convertidores CD-CA puente completo supervisados por un sistema de control, el cual
permita igualar las corrientes en cada módulo, provocada por las diferencias de
impedancias en cada uno de ellos.
Para ello se analizó la técnica de control por modos deslizantes, como opción mas
viable aplicada a un sistema de estructura variable. Esta técnica depende de una estructura
de control, por lo cual se realizó una investigación sobre las estructuras de control, con base
en modos deslizantes; Control Maestro-Esclavo, Control de Límite Central y Control de
Cadena Circular.
Los resultados obtenidos de esta investigación se compararon con otras
investigaciones desarrolladas en la puesta en paralelo de convertidores.
1.7 Conclusiones
El hecho de poder considerar un sistema flexible capaz de crecer en potencia y
además mejorar la confiabilidad del mismo, suena atractivo desde el punto de vista
económico. La puesta en paralelo de convertidores mediante módulos es una técnica que se
ha estado usando ampliamente en sistemas de potencia distribuidos. Una característica
deseable de un sistema de fuentes paralelas es que en cada porción de convertidor
individual la carga de corriente sea igual y estable. Además, la conexión en paralelo exige
la utilización de una estructura de control con dos mallas, una de control de tensión de
salida y una malla interna para el control y distribución de las corrientes entre los módulos.

17
Capítulo 2
CONVERTIDORES CD-CA Y ESTRUCTURAS
DE CONTROL
En este capítulo destacan algunos puntos principalmente, primero se seleccionó una
estructura de potencia, posteriormente se eligió una estructura de control aplicada a los
módulos de potencia y tercero se definió la técnica de control.
Se presenta en resumen los tipos de inversores existentes, así como las características
principales del inversor medio puente, puente completo y las técnicas de modulación
existentes. Un estudio más a fondo de las estructuras mas conocidas en la puesta en
paralelo de inversores, así como la justificación de la aplicación de la técnica de control
por modos deslizantes como opción mas viable y la problemática del conexionado en
paralelo.

18
2.1 Convertidores CD-CA
La importancia de los convertidores radica en que son ampliamente utilizados en gran
variedad de equipos eléctricos proporcionando principalmente un control sobre las
variables de salida, tales como la corriente, tensión, o frecuencia.
Los inversores son utilizados en control de motores, UPS y en general, en aquellas
aplicaciones que necesiten de una tensión de salida en CA controlada. Los inversores
también pueden ser utilizados para resolver problemas de distorsión en la red eléctrica
como: contaminación armónica, mala regulación, bajo factor de potencia etc.
Cada tipo de inversor, en sus variantes de medio puente y puente completo, utiliza
dispositivos semiconductores de potencia para proporcionar la tensión deseada en la salida.
En los inversores ideales la salida debería ser una señal sin contenido armónico, sin
embargo, en la práctica el contenido armónico depende en gran medida del tipo de control
empleado en la generación de las señales de conmutación.
Los inversores se pueden clasificar como inversores alimentados en voltaje e
inversores alimentados en corriente. En los inversores alimentados en corriente, la corriente
de salida se mantiene constante independientemente de la carga del inversor.
En los inversores alimentados en voltaje, como su nombre lo indica, el inversor es
alimentado por una fuente de voltaje lo cual es más simple que alimentarlo con una fuente
de corriente, ya que no se coloca un inductor de valor considerable en la entrada. Sin
embargo los circuitos de conmutación deben estar bien sincronizados, ya que se puede
cortocircuitar a la fuente de entrada si no se realizan las conmutaciones de los elementos de
potencia en forma adecuada. Por otra parte este tipo de inversor no cuenta con protección
contra corto circuito en la carga como lo tienen los inversores alimentados en corriente.
Además del tipo de topología de diseño que representa cada estructura, éstas poseen
ciertas ventajas unas de otras como lo son: El inversor puente completo proporciona una
alta potencia, mientras que el amplificador clase D esta constituido por un número de
elementos reducido, y el inversor push-pull además de permitir una alimentación desde
bajo voltaje, tiene la posibilidad de manejar mayor voltaje de salida al variar su relación de
transformación.

CAPÍTULO 2 CONVERTIDORES CD-CA Y ESTRUCTURAS DE CONTROL
19
2
Vcd
carga
cd
cp
Z2
V
I =
cdCE VV =
Fig 2.1. Inversor monofásico medio puente.
2.1.1 Inversor medio puente
Este tipo de inversor, el cual se muestra en la figura 2.1, está formado por dos
interruptores S1 y S2; su salida se toma en el punto A y su referencia es el punto medio de
las fuentes de alimentación.
Cada condensador está cargado a una tensión. (2.1)
La tensión de salida pico Vo que el inversor puede proporcionar a la salida está dada
por:
(2.2)
donde: Vcd=Tensión del bus de CD
La corriente de colector pico que deben manejar los dispositivos semiconductores es
igual a:
(2.3)
donde: Zcarga=Impedancia equivalente de la carga
La tensión colector emisor de los interruptores, VCE, se expresa como:
(2.4)
2
V
V cd
o ±=
S1
S2
A
Vcd
2
Vcd
2
V0

20
carga
cd
cp
Z
V
I =
cd0 VV ±=
(a) (b)
Fig 2.2. Inversores convencionales: a) Inversor monofásico, b) Inversor trifásico.
2.1.2 Inversor puente completo
Este inversor tiene un mejor desempeño que el anterior. Proporciona una tensión
alterna a la carga y la alimentación del inversor se realiza a través de una sola fuente de
CD. La figura 2.2 muestra la configuración para este tipo de inversor en su versión
monofásica y trifásica.
La tensión de salida pico Vo que el inversor puede proporcionar a la salida está dada
por:
(2.5)
La corriente de colector pico que deben manejar los dispositivos semiconductores es
igual a:
(2.6)
La tensión colector emisor de los interruptores VCE, se expresa como:
(2.7)
El propósito de esta tesis consiste en desarrollar un sistema capaz de generar una
potencia que permita el buen funcionamiento de la carga. De modo que la puesta en
paralelo de módulos de inversores permitirá el incremento en la potencia de salida.
Este sistema debe ser capaz de considerar la regulación de voltaje de CA a la salida,
así como la ecualización de las corrientes circulantes por cada modulo inversor, mediante
un conjunto de superficies de conmutación y sus respectivas leyes de control.
S1 S3
S2 S4
A B
S1 S3
S2 S4
S5
S6
A B CVcd
Vcd
cdCE VV =

21
7,5,3,1)sen(
4
1
=∑
∞
=
nparanwt
n
Vcd
Vo
nπ
Se deberán tomar en cuenta las restricciones de diseño en términos de los
componentes de la etapa de potencia del inversor y los parámetros de amplitud y frecuencia
de la señal de CA de salida, facilitando el método de diseño.
La estructura seleccionada por Domingo Biel [10] para el diseño de los inversores fue
medio puente pero se decidió cambiar la estructura por puente completo por las ventajas
que tiene esta sobre la de medio puente. Para los inversores de puente completo, la potencia
de salida es cuatro veces mas alta y la componente fundamental es dos veces la
correspondiente a la de los inversores de medio puente aunque la calidad del voltaje para
los dos casos es la misma, puede operar en dos cuadrantes y además tiene un flujo
bidereccional de corriente a través de la carga. De esta manera la estructura seleccionada
para el desarrollo de la tesis es Puente Completo.
Esta topología está conformada por 4 interruptores, funciona de la siguiente manera:
Cuando Q1 y Q2 se activan simultáneamente, el voltaje de entrada VS aparece a través de la
carga. Si los interruptores Q3 y Q4 se activan al mismo tiempo, el voltaje a través de la
carga se invierte, y adquiere el valor -VS. Cuando los diodos D1 y D2 conducen, sé
retroalimenta la energía a la fuente de CD por lo que se dice que D1 y D2 son diodos de
retroalimentación.
Este tipo de inversor tiene simetría de media onda e impar. La magnitud de los
armónicos está dada por:
(2.8)
(2.9)
La tensión de salida está dada por:
(2.10)
A continuación la figura 2.3 muestra las señales de control(VG1,2,3,4) del inversor, la
señal de salida y el encendido y apagado de los dispositivos semiconductores.
∫= 2
0
sen)(
4
T
wtdttf
T
bn
πn
Vcd
bn
4
=

22
Fig 2.3. Señales de control y forma de onda de salida con carga RL
de un inversor puente completo.
2.1.3 Dispositivos semiconductores de potencia
Para los dos tipos de inversores revisados anteriormente, se observa que los esfuerzos
en corriente son los mismos. Sin embargo, los dispositivos tienen esfuerzos en tensión
diferentes y son mayores en el inversor de medio puente.
En ambos casos, para aplicaciones de alta tensión los interruptores deben manejar
altos valores de dv
/dt lo cual significa utilizar componentes robustos y por tanto costosos.
Por otra parte, los picos de tensión que se provocan al conmutar los dispositivos
semiconductores pueden llegar a un valor considerable siendo necesario sobredimensionar
los componentes para evitar su destrucción.
2.2 Técnicas de control de modulación de anchura de pulso PWM
Las técnicas de modulación PWM (Pulse Width Modulation), permiten controlar el
voltaje de salida de los inversores para hacer frente a variaciones de entrada de CD, para
regulación del voltaje de los inversores y para los requisitos de control constante del voltaje
y la frecuencia. Existen 3 tipos principalmente: ancho de pulso, sinusoidal, programado.
Las aplicaciones mas conocidas son en inversores; medio puente, puente completo, puente
trifásico.

23
2.2.1 Modulación de ancho de pulso
La técnica de modulación de la duración de pulsos encendido o apagado que es
aplicada en la conmutación de transistores es llamada PWM. El propósito de la modulación
de ancho de pulso es variar el ciclo de trabajo de acuerdo a:
(2.11)
donde: ton = Tiempo de encendido
toff = Tiempo de apagado
f = Frecuencia fundamental
Así que “d” puede ser variada por la modulación del tiempo de encendido ton o el
tiempo de apagado toff o ambos.
En la figura 2.4 se muestran los diferentes tipos de técnicas PWM, en la figura 2.4(a)
el tiempo de encendido(ton) se mantiene fijo y se varía el tiempo de apagado(toff), en la
figura 2.4(b) el tiempo en apagado(toff) se mantiene fijo y se varía el tiempo en
encendido(ton), en la figura 2.4(c) se varía el tiempo de encendido y el tiempo de apagado.
(a) (b) (c)
Fig 2.4. Técnicas PWM: a) ton fijo y varía toff, b) toff fijo y varía ton, c) varía ton y toff.
2.2.2 Modulación sinusoidal de ancho de pulso
En esta técnica en lugar de mantener igual el ancho de todos los pulsos, el ancho de
pulso varía en porción de una señal sinusoidal evaluada en el centro del mismo pulso. El
factor de distorsión y las armónicas de menor orden se reducen en forma significativa.
ft
tt
t
d on
offon
on
=
+
=

24
Fig 2.5. Modulación de una onda sinusoidal; arriba A1 (Señal portadora), A2 (Señal de
referencia), abajo Vs señal resultante de la comparación y su complementaria.
Las señales (Vs) según se muestra en la figura 2.5 se generan al comparar una señal
sinusoidal de referencia con una onda portadora triangular de referencia A1 y A2
respectivamente.
El número de pulsos por medio ciclo depende de la frecuencia portadora, el voltaje
rms de salida puede controlarse sí se varía el índice de modulación. La figura 2.5 muestra la
comparación de una señal sinusoidal con una triangular para obtener los pulsos de control.
2.2.3 PWM programado
La técnica de modulación PWM programado permite la eliminación selectiva de
armónicos. La figura 2.6 muestra la señal de VCD con 3 ángulos por cuarto de ciclo = 12
ángulos.
Fig 2.6. Angulos alfa.

25
2.3 Tiempo muerto
El tiempo muerto previene el empalme de señales en una conmutación cuando éstas
se encuentran una en el tiempo de subida(trise) y la otra en el tiempo de bajada(tfall) o
viceversa.
Las gráficas muestran las señales de control para un inversor medio puente con y sin
tiempo muerto. La figura 2.7 muestra las conmutaciones teóricas. Mientras un transistor
esta encendido el otro esta apagado. En las señales inferiores se muestra el efecto del
tiempo muerto sobre de ellas, observándose que las señales no se empalman.
Fig 2.7. Señales de control teóricas(superior), reales(inferior).
La figura 2.8 muestra el efecto del tiempo muerto en la tensión Vo en un inversor
medio puente, para una corriente positiva a) y para una corriente negativa b). Es notable
observar el desfasamiento que presentan las señales mediante el tiempo muerto de modo de
evitar el empalme de estas. El tiempo muerto está en función de alfa (α ).
(a)

26
(b)
Fig 2.8. Efecto del tiempo muerto en la tensión Vo en un inversor medio puente:
a)Corriente positiva, b)Corriente negativa.
2.4 Filtro de salida
En los inversores ideales las formas de onda del voltaje de salida deberían de ser
sinusoidales. Sin embargo, en los inversores reales no son así y contienen ciertas
armónicas.
La función principal del filtro de salida consiste en disminuir los armónicos de alto
orden sin afectar la frecuencia fundamental. La figura 2.9 muestra combinaciones para el
diseño del filtro: LC paralelo, LC serie, LCC serie, LCC paralelo. La figura 2.10 representa
la función de un filtro LC en la salida de inversor
El filtro elegido para el desarrollo de la tesis es el LC paralelo. Este tipo de circuito
tiene una distorsión armónica menor al del circuito LC serie. Entre los aspectos mas
importantes de este tipo de filtro LC paralelo se tiene:
Una ganancia de máxima aproximación igual al factor de calidad
Proporciona una sobre tensión
Mayor factor de calidad, menor distorsión armónica del tercer armónico
La corriente de entrada debe ser mayor a la corriente de carga
(a) (b) (c) (d)
Fig 2.9. Tipos de filtro: a) LC paralelo, b) LC serie, c) LCC serie, d) LCC paralelo.

27
Fig 2.10. Diagrama a bloques de la conexión de un filtro LC en un inversor.
Cuando la corriente por la carga es grande, los filtros LC presentan una mejora con
respecto a los filtros RC. La idea es hacer que el rizado aparezca en los componentes en
serie, las bobinas en este caso.
Para un circuito LC paralelo, y a diferencia de un circuito LC serie , la impedancia a
la frecuencia de resonancia tiende, (con componentes ideales), al infinito.
2.5 Técnicas y estructuras de control
Dentro de la clasificación de las estructuras de puesta en paralelo de módulos
inversores de potencia existen dos principales:
Métodos de Caída (Droop)
Métodos de Distribución Activa de Corriente (Active Current-Sharing)
Los métodos de caída, basan su funcionamiento en afectar al sistema mediante la
señal obtenida a la salida del sistema. Por otra parte los métodos de distribución activa de
corriente, se basan en afectar el funcionamiento del sistema mediante el muestreo de las
variables internas del sistema. De este modo es importante detallar que nuestro sistema es
afectado por la variación de los parámetros internos en la etapa de potencia, provocando
una mayor demanda de corriente en alguno de los módulos inversores.
Algunas de las estructuras más conocidas asociadas a distribución activa de corriente
son:
Control Maestro-Esclavo (Master-Slave Control “M-S”)
Control de Limite Central (Central Limit Control ”CLC”)
Control de Cadena Circular (Circular Chain Control “CCC”)

28
Una conexión en paralelo exige la utilización de una estructura de control de dos
mallas, una malla de control de la tensión de salida y una malla interna para el control de la
distribución de corriente en cada uno de los módulos.
2.5.1 Control Maestro - Esclavo
La técnica Maestro-Esclavo se basa en considerar uno de los inversores como fuente
de tensión sinusoidal (inversor Maestro) y los restantes módulos como fuentes de corriente
ecualizadas (inversores Esclavo). Aplicando esta técnica, los requerimientos pueden ser
satisfactorios, por medio del diseño de un lazo de control de voltaje para el inversor
Maestro, en función de una señal de referencia externa. Por otra parte la operación de las
fuentes de corriente ecualizadas está en función del diseño de un lazo de control de
corriente para cada uno de los inversores Esclavos, donde la corriente de inductor del
inversor Maestro actúa como una corriente de referencia.
Esta estrategia de control se ha aplicado generalmente en inversores en paralelo con
controles basados en modulación de anchura de pulsos(PWM) [1].
Tabla 2.1. Combinación de los diferentes esquemas de distribución de corriente activa
Métodos de corriente programada
Esquemas de
puesta en paralelo BACP MACP IACP DM RM AM
ILR
BACP
+
ILR
MACP
+
ILR
IACP
+
ILR
DM
+
ILR
RM
+
ILR
AM
+
ILR
OLR
BACP
+
OLR
MACP
+
OLR
IACP
+
OLR
DM
+
OLR
RM
+
OLR
AM
+
OLR
Estructuras
de Control
EC
BACP
+
EC
MACP
+
EC
IACP
+
EC
DM
+
EC
RM
+
EC
AM
+
EC

29
2.5.2 Control de Límite Central
En la estrategia M-S todas las leyes de control incluyen un lazo de corriente y de
voltaje asignado a cada convertidor. En el caso de la estrategia de control de Límite Central
(CLC), la corriente de cada inversor sigue a la corriente promedio de todos los módulos.
2.5.3 Control de Cadena Circular
Finalmente, en el caso del control de Cadena Circular(CCC), la corriente de cada
módulo inversor sigue a la corriente del módulo previo, formando una estructura circular.
2.6 Control por modos deslizantes
Además de la selección del tipo de estructura de control a utilizar, se debe tomar en
cuenta el tipo de técnica de control, con aplicación a la estructura. Un control lineal (PID)
es sensible a variaciones en los parámetros planteados. El control PID se ajusta para un
punto óptimo de operación y cuando se produce una variación en la carga, el control en
funcionamiento es afectado. En otras palabras, para cada carga, el control debería de
retomar el punto. Una posible solución es el uso de un control adaptivo aunque este control
llega a ser muy complejo [2].
Un sistema de estructura variable (VSS, por sus siglas en inglés), se caracteriza por la
acción de un control en modo discontinuo, el cual toma un punto de operación, sobre
cambios en la superficie de conmutación. El principal problema en un control VSS para un
convertidor es el determinar el instante adecuado para la conmutación [2].
En un VSS el control por modos deslizantes es muy atractivo para solucionar el
problema. Donde una superficie deslizante determina el instante en que se debe llevar
acabo la conmutación. El control por modos deslizantes permite una regulación del voltaje
de salida y además es utilizada para mejorar la robustez y la respuesta dinámica en
diferentes convertidores, tales como filtros activos, inversores y convertidores cd/cd. El
sistema de control por modos deslizantes es empleado en sistemas que presentan variación
de parámetros en función del tiempo como la puesta en paralelo de convertidores [2], [3],
[9], [10].

30
Fig 2.11. Diagrama a bloques de la estrategia de control
por modos deslizantes(SMC)[3].
La figura 2.11 muestra el diagrama a bloques de un control por modos deslizantes [3].
Los pasos a seguir para desarrollar esta técnica son [11]:
1. Proponer una superficie de deslizamiento
2. Verificar la existencia de un modo de deslizamiento
3. Finalmente análisis de la estabilidad dentro de la superficie deslizante
La superficie deslizante propuesta es una combinación de variables de estado, ésto
porque es más fácil de implementar y analizar teóricamente. El control por modos
deslizantes forza al sistema a mantenerse en la superficie mencionada y entonces el sistema
se posiciona en un punto de equilibrio, la superficie deslizante debe incluir el punto de
equilibrio. Una técnica de control robusta es capaz de asegurar una buena operación incluso
con cargas reactivas o cargas no lineales.
Uno de los problemas principales es el determinar una superficie de control, ya que
ésta debe estar en función de la señal de control del sistema.
Para la selección de la técnica de control se consideraron los trabajos desarrollados en
la Universidad Politécnica de Cataluña, donde aplican el control por modos deslizantes
como opción mas viable en la puesta en paralelo de convertidores CD-CA. Además, se tuvo
una estancia de trabajo de Dr. Domingo Biel, profesor de esta institución. Él utiliza esta
técnica de control combinada con una estructura la cual determina la interconexión de los
inversores.

31
2.7 Problemas de la puesta en paralelo
Los inversores se conectaron en paralelo en la etapa de salida y cuando ésto sucede
los inversores estarán conmutando independientemente. Durante este proceso se pueden
presentar algunos problemas. Uno de ellos es el cortocircuito de la fuente.
(a) (b)
Fig 2.12. Problema de la puesta en paralelo, efecto; cortocircuito en la fuente:
a)Interruptores 2 y 3 encendidos, b)Interruptores 1 y 4 encendidos.
La figura 2.12 presenta dos inversores conectados en paralelo, ya que están
conmutando independientemente, el problema se observa cuando se encienden los
interruptores 2 y 3(a) o 1 y 4(b), creando un lazo entre la fuente del primer inversor y la
tierra del segundo o viceversa, provocando un cortocircuito. A continuación se muestran
tres soluciones posibles para evitar el cortocircuito.
1. Utilizar fuentes de tensión diferentes
2. Añadir inductores. Esta opción aparentemente es sencilla, pero aumenta el tiempo
de diseño y costo del prototipo (fig 2.13)
3. Modificar la estrategia de control (fig 2.14)
Fig 2.13. Comparación del filtro LC con de filtro a
utilizar como posible solución.

32
Este último punto implica el controlar independientemente la rama derecha
simultáneamente en cada uno de los inversores que se van a conectar en paralelo. Es decir
mientras la rama del inversor de lado izquierdo esté conmutando a 20kHz, el lado derecho
del inversor está conmutando más lento, pero de igual manera en cada uno de los
inversores. La figura 2.14 a-b muestra en ejemplo los dos casos de como se deben encender
los interruptores.
(a) (b)
Fig 2.14. Control sobre los interruptores: a)Control sobre interruptores 2 y 3-4,
b)Control complementario.
2.8 Conclusiones
La elección de la estructura de potencia, la cual fue puente completo, se debe a que
la potencia de salida es 4 veces mas alta y la componente fundamental es dos veces con
respecto a medio puente. Además, con la finalidad de realizar un análisis comparativo con
otros artículos ya que esta topología es la más empleada en la puesta en paralelo de
convertidores.
En lo que respecta a la estructura de control se eligió trabajar con un método de
distribución activa de corriente de los cuales se tienen 3 principales; M-S, CLC, y CCC. La
implementación de la estructura M-S es más simple y requiere de menos componentes con
respecto a las otras dos. Además esta estructura solo depende de un lazo de voltaje para el
control del inversor maestro con referencia a una señal externa y un lazo de corriente para
el control de los inversores esclavos.

33
La estrategia de control por modos deslizantes fué seleccionada ya que además de ser
considerado un sistema de control de estructura variable determina el instante adecuado
para realizar la conmutación, permite una regulación de voltaje de salida y se utiliza en
sistemas que presentan variación de parámetros.

34

35
Capítulo 3
DISEÑO E IMPLEMENTACIÓN
En este capítulo se muestra el diseño e implementación de la etapa de potencia. Se
plantea una metodología para el diseño de la etapa de control, partiendo del análisis del
control por modos deslizantes, la selección de la estructura de control y posteriormente el
cálculo e implementación del control con base en amplificadores operacionales.
De acuerdo a la estructura de potencia elegida se construyeron dos prototipos
experimentales, para validar la hipótesis la cual se desea demostrar. A continuación se
plantean algunas especificaciones de partida en la Tabla 3.1
Del mismo modo se presentan algunas de las características de análisis y diseño para
la implementación del control por modos deslizantes aplicado a un sistema modular de 2
inversores conectados en paralelo.

36
R
Zc
Q =
calidaddeFactorQ =
C
L
Zc =
Tabla 3.1. Especificaciones de diseño de la etapa de potencia.
Voltaje de entrada Vin 180Vcd
Voltaje de salida Vo 127Vca
Potencia de salida Po 500W
Frecuencia de conmutación fs 20kHz
Número de inversores N 2
3.1 Diseño de la etapa de potencia
3.1.1 Diseño del filtro LC
En este punto se presenta como se diseñó el filtro que formó parte del sistema. Los
valores del voltaje de salida del filtro es 120 VCA a 60 Hz, se propuso una frecuencia de
corte a 1kHz y un condensador con un valor de 12µf con el cual se obtuvo el valor del
inductor. La figura 3.1 muestra el filtro LC, en este caso el condensador de resonancia se ha
colocado en paralelo con la carga. de carga
Procedimiento para el cálculo del tanque LC
Las siguientes formulas muestran el factor de calidad en un sistema en función de la
impedancia característica y la resistencia en la carga. El valor de la impedancia
característica está en función del valor de la inductancia y el condensador.
(3.1)
donde:
(3.2)
Fig 3.1. Tanque resonante LC paralelo
C
L
RL

CAPÍTULO 3 DISEÑO E IMPLEMENTACIÓN
37
LC
1
)1000(4 22
=π 22
)1000(412
1
π⋅
=
uf
L mHL 11.2=
ticacaracterisΙmpedancιαZc =donde:
Despejando las fórmulas de la frecuencia de resonancia, se expresa en el siguiente
paso el resultado de los despejes.
(3.3)
De acuerdo a los valores que se tienen de Voltaje de salida, frecuencia de corte y el
valor supuesto del condensador se obtuvieron los siguientes resultados. De acuerdo a la
tabla 1 se propone un valor del condensador de 12 µf y una frecuencia de corte de 1000 Hz.
Partiendo de la ecuación 3.3 se calcula el valor del inductor. Donde ω0 = 2πf.
De modo que se obtuvo la siguiente expresión, la cual permitió obtener el valor del
inductor.
(3.4)
Para obtener una potencia de salida de 500 W con respecto al voltaje de salida de 120
VCA se procede con el siguiente análisis. De la ecuación de la potencia en función del
voltaje de salida y la corriente en la carga se obtuvo.
(3.5)
De tal modo se obtuvo el valor de la carga para un voltaje en esta de 120 VCA y una
corriente de 4.16 A.
(3.6)
El condensador de salida utilizado tiene un valor de 12.5 µf ± 6% 370 VCA
⇒ ∴
A
V
W
Vo
Po
Io 16.4
120
500
===
Ω=== 8.28
16.4
120
A
V
Io
Vo
RL
LCLC
o
11
0
2
=⇒= ωω

38
H
dlr
Nr
L µ
1096
315.0 22
++
=
3.1.2 Diseño del inductor del filtro
Considerando el valor del análisis del inductor de 2mH se construyó una bobina con
núcleo de aire, además se construyeron dos bobinas más de 1.7mH y 1.5mH para hacer las
pruebas en el inductor esclavo. Con la finalidad de observar el efecto de compensación del
control, se construyeron valores de inductores diferentes, ya que esto provocará una
diferencia en la corriente que circula en cada uno de ellos, obligando al control obtener la
mejor superficie de conmutación para igualarlas, el propósito fue considerar una condición
de fallo. El criterio de diseño se da a continuación [13].
En la figura 3.2 se muestra una bobina arrollada sobre una capa circular con varias
capas. La inductancia es:
Fig 3.2. Bobina con núcleo de aire de varias capas.
(3.7)
Donde:
r = radio en cm
d = espesor del devanado en cm
l = longitud en cm
N = número de espiras
Los valores obtenidos después del diseño, son: L1 = 2.11mH Rs = 0.48 Ω,
L2 = 1.76mH-Rs = 0.39 Ω, L3 = 1.57mH-Rs = 0.31 Ω.
d
r

39
3.1.3 Implementación del sensor de corriente
Con el propósito de medir la corriente que fluye hacia los inductores, así como la que
fluye al condensador de salida, para obtener las variables de control, se seleccionó un
sensor de Efecto Hall, debido a las ventajas que ofrece tales como su sencillez y su
linealidad. La figura 3.3 muestra su esquema básico.
Fig 3.3. Sensor de efecto Hall.
El dispositivo es LA 25-NP, el cual se alimenta por una fuente dual de ±15 V y
entrega a la salida una tensión proporcional a la corriente, con una relación dependiente de
la interconexión de sus terminales. Estos están situados en la etapa de potencia, y la señal
sensada es enviada a la etapa de control.
3.1.3.1 Características del sensor de corriente
El principio de funcionamiento del sensor de efecto Hall es el siguiente:
Si en un conductor o semiconductor circula una corriente y se le somete a un campo
magnético perpendicular a la dirección de la corriente, se genera una tensión proporcional a
la corriente y al campo magnético en las caras del conductor perpendicular a los mismos.
Las ventajas de utilizar un sensor de efecto Hall son las siguientes: Sensan corrientes
de CD y CA, inmunidad al ruido, bidireccional, rápida respuesta.
El sensor de corriente utilizado es LA 25-NP que es fabricado por LEM components.
Las características principales de este sensor son las siguientes:
Rango máximo de corriente ±36 A
Corriente nominal rms 25 A
Voltaje de alimentación ±15 Vcd
M
+
-
Is RM
1-5
6-10
In
out
LA25-NP

40
Rango de conversión [1-2-3-4-5] / 1000
Tiempo de respuesta < 1 µs
Temperatura de operación –25 +85 ºC
Resistencia de aislamiento @ 500 V, TA = 25 ºC > 1500 MΩ
3.1.3.2 Cálculos de implementación del sensor
El sensor de corriente de acuerdo a la interconexión de sus terminales, puede variar su
rango de sensado de corriente. Se seleccionó como rango máximo 8 A. Por lo cual según la
hoja de datos el sensor entrega 3 mA / 1 A. Se agrega en la etapa de control una resistencia
con referencia a tierra para dar mejor rango de variación de acuerdo a la señal
entregada al control. La figura 3.4 muestra el ejemplo de diseño y posteriormente los
cálculos.
La etapa superior implica la señal obtenida del condensador de salida, para obtener la
variable dVc
/dt, y la inferior permite obtener las señales de control tanto iL1 e iL2 tanto para el
inversor maestro como para el inversor esclavo respectivamente. El cálculo de la resistencia
con referencia a tierra se plantea a continuación.
La relación del sensor es 3mA / 1A, es decir:
(3.8)
la resistencia con referencia a tierra para el sensor del condensador de salida es (para
obtener ) :
(3.9)
Ω= 33.333
3
1000
la resistencia con referencia a tierra para el sensor de cada uno de los inductores es:
(3.10)
Ω=∗ 66.1665.033.333
1000
3
3
3
1 3
== −
e
mA
A
[ ]VicVc =
dt
dVo
[ ]ViV LiiL 5.0∗=

41
Fig 3.4. Implementación de los sensores de corriente.
3.1.4 Implementación de sensor de tensión
Para medir la tensión de salida, se ha utilizado un transformador, con una relación de
127 V /6 V y una corriente nominal de 500 mA. Con el propósito de que la señal medida se
encuentre en fase con la tensión de entrada se coloca una resistencia en paralelo con el
devanado secundario para demandarle la corriente nominal y así conseguir que esta
predomine sobre la corriente inductiva. El valor de la resistencia R es igual a 24 Ω [12]. La
figura 3.5 muestra el esquema de este circuito.
Fig 3.5. Transformador utilizado como medidor de tensión.
3.1.5 Circuitos impulsores
De acuerdo a las características de la compuerta del MOSFET seleccionado, se ha
optado por utilizar el circuito impulsor IR2104, de la compañía Internacional Rectifier, el
cual presenta buenas características en lo que respecta a la corriente de salida y tiempo
muerto.
Vc=ic[V]
ViL=iLi*0.5[V]
R
R
IC*3e-3
ILi*3e-3
Sensor de corriente
LA 25-NP, s=3mA/A
Sensor de corriente
LA 25-NP, s=3mA/A
R
Tensión de
entrada
Transformador
de medición
127 V / 3V
500 mA

42
{ }





−=
−=
−∈
RC
Vo
C
i
dt
dv
L
Vo
L
Eu
dt
di
u
L
1,1
3.1.6 Implementación de la etapa de potencia
Se procedió a la implementación física de la etapa de potencia, la cual está formada
por dos inversores. Los componentes más importantes son: MOSFET IRFP254, impulsor
IR2104, Sensores de corriente LA 25-NP LEM, los cuales permitieron obtener las variables
de referencia para el control. La figura 3.6 presenta el diagrama de conexión del inversor,
los impulsores utilizados y el filtro LC.
Fig 3.6. Diagrama de conexión del inversor con su respectivo impulsor de control.
3.2 Metodología de diseño de la etapa de control
La etapa de control depende del funcionamiento en modo deslizante. Primeramente
para la aplicación de la técnica de control por modos deslizantes se deben de realizar los
siguientes pasos:
1.El sistema modular de inversores conectados en paralelo, se analizan en forma de
variables de estado, para obtener las ecuaciones que definen al sistema.
Se obtienen las ecuaciones que definen el sistema además de representar el sistema en
función de la señal de control.
(3.11)

43
El funcionamiento de este sistema puede ser representado de la siguiente manera:
(3.12)
donde , y u representa la variable de control para cada convertidor, la cual toma
valores para { }1,1 −∈iu , correspondientes a un inversor puente completo.
2. Para aplicar la técnica de control, se propone una superficie deslizante, esta
superficie debe estar en función de la señal de control y la señal de control equivalente.
Esta se analiza por el criterio de estabilidad de Lyapunov.
La superficie de control considera s(x)=0 que implica la región deslizante. La figura
3.7 ejemplifica la región deslizante. Donde K es una variable cualquiera.
Fig 3.7. Región deslizante(sliding).
La ley de control dice que nuestra señal de control tomara el valor que se desee
dirigiéndose a un punto K conocido como región deslizante (sliding).
Seleccionando una superficie de control para la cual s(x)=0, se considera una variable
v en función de las ecuaciones obtenidas del sistema anteriormente. De modo que las
variables v y k determinen la superficie de control.
Si se asigna un valor tal que:
v = k (3.13)
∑=
=
N
i
T CiC
1
V
RC
i
C
i
Cdt
dv
T
L
T
L
T
NN
⋅−⋅+⋅= −
111
1
Vo
L
u
L
E
dt
di
N
N
N
N
⋅−⋅=
1
s(x)=0
Región
deslizante
Vo
K
IL

44
0)( =−=
R
k
ixs L
0<



−
dt
dk
dt
dv
s
0<



−
RC
Vo
C
i
s
0<⋅
dt
ds
s
0<⋅
•
ss
RC
k
C
i
kv
dt
dv L
−=⇒=⇒= 00
0=−
R
k
iL
entonces se puede suponer que
v – k = 0 (3.14)
por lo tanto se obtiene una superficie de control:
s (x) = v – k = 0 (3.15)
Aplicando el criterio de estabilidad de Lyapunov en el cual:
(3.16)
(3.17)
se despejan los valores obtenidos de las ecuaciones del sistema.
(3.18)
se derivan, de modo que una constante k es igual a cero y se sustituye el valor de dv/dt
(3.19)
De acuerdo a la función obtenida y mediante la superficie de control aplicada el
sistema no puede ser controlable, ya que para que sea controlable, la función debe depender
de la señal de control u.
Se sugiere otra superficie de deslizamiento, en la cual:
(3.20)
despejando C:
(3.21)
por lo tanto la superficie de control queda definida como:
(3.22)

45
0<



−
dtR
dk
dt
di
s



=
=
•
0)(
0)(
xs
xs
Si
aplicando el criterio de estabilidad de Lyapunov se obtiene, sustituyendo en la ecuación
3.16:
(3.23)
(3.24)
La ley de control dice:
(3.25)
En el control por modos deslizantes nuestra señal será obligada a ir a la región
deslizante, considerando que la señal puede estar por encima o por debajo de la región de
referencia, lo cual es mostrado en la figura 3.8.
Fig 3.8. u+
, u-
toman un valor equivalente.
Para todo valor u+
s(x)>0 y u-
s(x)<0, es importante considerar un punto de
equivalencia entre las dos iteraciones y uno de ellos es sugerir una señal de control
equivalente (ueq) que justifique las posibles variaciones en la señal. Ya que la señal tomará
el valor deseado en un punto medio k.
De modo que:
(3.26)
por lo tanto:
+−
<< uuequ (3.27)
A esta expresión se le denomina condición de existencia.
De modo que la superficie queda en función de ueq.
0<



−
L
V
L
Eu
s L
0)( =xsueq
s(x)=0
u s(x)>0
u s(x)>0
Región
deslizante
Vo
K
IL
+
-

46
0)( =−=
•
L
Vo
L
ueqE
xs
L
Vo
L
ueqE
dt
di
−=
0)( =−=
R
k
ixs L
0, =
dt
dv
Si kvqueya =
0)()( =−+= kv
dt
dv
xs
0)( =−=
•
dtR
dk
dt
di
xs
E
Vo
ueqVoueqE =⇒=
0)( =
•
xsueq (3.28)
(3.29)
(3.30)
despejando se obtiene:
0=−VoueqE (3.31)
(3.32)
Se sustituye ueq en la ecuación y se determina si el sistema es estable. Por Laplace.
(3.33)
Recordando la superficie deslizante escogida:
(3.34)
Nota: Dentro de las superficies de control existen dos tipos una de tipo directa y una
de tipo indirecta.
La superficie que se escogió para realizar este análisis es de tipo indirecta, ya que R
para el caso de los inversores puede ser variable, afectando tanto al voltaje como a la
corriente. Un control directo es aquel en el que el sistema depende solo de los valores
constantes, para este caso v y k.
Se escoge otra superficie de control para la cual:
(3.35)
(3.36)
aplicando el criterio de estabilidad de Lyapunov se obtiene:

47
0
2
<





−+
dt
dk
dt
dv
dt
dv
s
0)( 222
=−+−+−=
•
RC
Vo
C
i
CL
Vo
CL
ueqE
RC
i
CR
Vo
xs
∴=− 0VoueqE
E
Vo
ueq =
L
Vo
L
ueqE
dt
di
−=
0=−






=
L
Vo
L
E
Vo
E
dt
di
RC
Vo
C
i
dt
dv
vk
dt
dv L
−=⇒=−= 0
R
k
i
RC
Vo
C
i
L
L
=∴−=0
RC
Vo
RC
k
RC
Vo
C
R
k
RC
Vo
C
i
dt
dv L
−=−=−=
(3.37)
sustituyendo:
(3.38)
el sistema se expresa en función de ueq:
(3.39)
despejando se obtiene:
(3.40)
Revisando la estabilidad del sistema:
(3.41)
sustituyendo el valor de ueq:
(3.42)
recordando:
(3.43)
por lo tanto:
(3.44)
(3.45)
Se aplica transformada de Laplace para determinar si el sistema es estable.
0)( 222
=−+−+−=
•
RC
Vo
C
i
CL
Vo
CL
uE
RC
i
CR
Vo
xs

48
( )
dt
tde
te
dt
dVo
dt
tdVref
VotVref
)(
)(
)(
)( +⋅=





−+−⋅= ααδ
( ) 0<



−+− VrefV
dt
dVref
dt
dv
δ
RC
sVo
RC
k
ssVo
)(
)( −=
RC
s
RC
k
sV
1
)(
+
=
(3.46)
(3.47)
Se procede a comprobar la estabilidad a través de la implementación en Matlab. La
figura 3.9 muestra el diagrama de Bode del sistema en magnitud y fase.
Fig 3.9. Diagrama de Bode de la ecuación 3.47.
3. Aplicando la superficie desarrollada por Mauro Carpita [8], por su aplicación en la
puesta en paralelo de inversores [1] , [7] , [9] , [10] , sirvió de base para el diseño del
control. La señal de control depende de la señal de las variables de control, las cuales se
obtienen de las corrientes de los inductores y el condensador de salida en los filtros de los
módulos inversores.
Es decir:
(3.48)
Se aplica el criterio de estabilidad de Lyapunov:
(3.49)

49
0
2
<





−+−
dt
dVref
dt
dv
dt
dVref
dt
vd
δ
i
ii
ii
iiL
L
uE
L
Vo
L
iLrL
dt
di
+−
⋅−
=




−=
dt
dVo
CRdtC
NdiL
dt
vd
TLT
i 12






−−





+−
⋅−
=
TLT
i
TLi
ii
ii
ii
T CR
Vo
C
iL
CRL
uE
L
Vo
L
iLrL
C
N
dt
vd 12
0
1 2
<





−+−−





−−





+−
⋅−
TLT
i
TLT
i
TLi
ii
ii
ii
T CR
Vo
C
iL
dt
dVref
dt
Vrefd
CR
Vo
C
iL
CRL
uE
L
Vo
L
iLrL
C
N
δ
0
1 2
<





−+−−





−+−+−
⋅−
TLT
i
T
i
T
i
TLiT
ii
iTiT
ii
CR
Vo
C
iL
dt
dVref
dt
Vrefd
C
iL
dt
dv
C
iL
CRLC
uNE
LC
NVo
LC
iLNrL
δ
0
1 2
=+−−



−+−
⋅
−
dt
dVref
dt
dVref
dt
Vrefd
dt
dVref
CRLC
uNE
LC
NVo
LC
iLNrL
TLiT
ii
iTiT
ii
la ecuación queda representada como sigue:
(3.50)
Posteriormente se sustituyen las ecuaciones que representan al sistema en la segunda
derivada.
(3.51)
(3.52)
de este modo se tiene:
(3.53)
Despejando se obtiene:
(3.54)
De acuerdo a el criterio de estabilidad de Lyapunov la superficie de control se
representa de la siguiente manera:
(3.55)
despejando y sustituyendo las variables:
(3.56)
la ecuación se iguala a cero:
(3.57)
TLT
i
CR
Vo
C
iL
dt
dv
−=

50












++





++=
iTTLi
i
TLii
Ti
LC
N
CRL
rL
Vref
CRL
rLi
dt
dVref
dt
Vrefd
NE
CL
ueq
12






++





++=
iTTLi
i
TLiiT
ii
LC
N
CRL
rL
Vref
CRL
rLi
dt
dVref
dt
Vrefd
LC
uNE 12
iTiT
ii
TLiT
ii
LC
NVref
LC
iLNrL
CRdt
dVref
dt
Vrefd
LC
uNE
+
⋅
+





+=
12
se despeja la ecuación en función de la variable de control:
(3.58)
sustituyendo y despejando las variables las variables:
(3.59)
De tal modo que la ecuación queda en función de la variable de control. Recordando
que tal variable deberá tomar un valor equivalente en la región deslizante, por lo cual la
ecuación de control equivalente se muestra a continuación:
(3.60)
3.2.1 Implementación de la superficie deslizante
La implementación de la superficie deslizante depende de la suma de señales de error,
de acuerdo a la superficie propuesta por Carpita [8] , se procede a su diseño.
La figura 3.10 muestra un diagrama a bloques de las etapas que componen la
superficie. La gráfica muestra las etapas de las cuales está formada; la suma de una señal de
referencia más el voltaje de salida más la suma de la derivada de estos, o lo que es igual, la
señal de error más la derivada del error.
Fig 3.10. Diagrama a bloques de la superficie de control.

51
Por lo tanto considerando la ecuación (3.48) se plantea el diagrama a bloques que
compone el control por modos deslizantes.
Donde: Vo = Voltaje de salida de los módulos inversores en paralelo
Vref = Voltaje de referencia
3.2.1.1 Control Maestro-Esclavo
Aplicando esta técnica, los requerimientos pueden ser satisfactorios, por medio del
diseño de un lazo de control de voltaje para el inversor Maestro, en función de una señal de
referencia externa.
Por otra parte la operación de las fuentes de corriente ecualizadas está en función del
diseño de un lazo de control de corriente para cada uno de los inversores Esclavos, donde la
corriente de inductor del inversor Maestro actúa como una corriente de referencia.
En términos del control por modos deslizantes las siguientes superficies de
conmutación son propuestas para alcanzar los requerimientos previos:
(3.61)
)()()()( 122 EsclavotiLtiLt −=δ (3.62)
.
.
(3.63)
3.2.1.2 Control de Límite Central
En la estrategia M-S todas las leyes de control incluyen un lazo de corriente y de
voltaje asignado a cada convertidor. Esto puede ser alcanzado en términos del control por
modos deslizantes para definir las siguientes superficies de conmutación:
(3.64)
)()(
)(
)(1 Maestrote
dt
tde
t ⋅+= αδ
)()()()( 1 EsclavotiLtiLt NN −=δ












−⋅−+⋅+= ∑
≠
=
N
ni
i
innn tiLtiLNte
dt
tde
1
)()()1()(
)(
βαδ

52



<−
>+
=
01
01
n
n
n
cuando
cuando
u
δ
δ
( )
( )






<⋅





−−+
>⋅





−−−
=
−
−
0
1
11
0
1
11
1
1
n
T
n
n
T
n
n
C
Nsi
C
Nsi
u
δβ
δβ
(3.65)
(3.66)
3.2.1.3 Control de Cadena Circular
En el caso del control de Cadena Circular(CCC), la corriente de cada módulo inversor
sigue a la corriente del módulo previo por medio de la acción del control deslizante,
correspondiente a las siguientes superficies de conmutación:
(3.67)
(3.68)
(3.69)
3.2.1.4 Acciones de control
Para cada estrategia de control, se puede obtener las acciones de control mediante el
criterio de estabilidad de Lyapunov:
Para el caso de la estrategia de control M-S:
(3.70)
para el caso de la estrategia de control CLC:
(3.71)
para el caso de la estrategia de control CCC:
( )32111 2)(
)(
iLiLiLte
dt
tde
−−+⋅+= βαδ
( )31212 2)(
)(
iLiLiLte
dt
tde
−−+⋅+= βαδ
( ))()()(
)(
)( 1 tiLtiLte
dt
tde
t NNNN −+⋅+= −βαδ
( ))()()(
)(
)( 111 tiLtiLte
dt
tde
t N −+⋅+= βαδ
( ))()()(
)(
)( 2122 tiLtiLte
dt
tde
t −+⋅+= βαδ

53







<⋅





−+
>⋅





−−
=
0
1
1
0
1
1
n
T
n
n
T
n
n
C
si
C
si
u
δβ
δβ
Vo R1 Rf
Vout
(3.72)
3.3 Implementación de la etapa de control
La señal Vo es obtenida del sensor de tensión, ésta tiene un nivel de tensión menor de
la obtenida a la salida de los módulos inversores, con la finalidad de poder aplicarla a un
circuito con un nivel de voltaje apropiado. Vref se representa por una señal de generador
con el mismo nivel de voltaje que Vo. Para sumar las dos señales y obtener la señal de error
es necesario invertir la señal de Vo con un circuito inversor.
A continuación se realizan los cálculos necesarios para el diseño del control,
especificando por etapas el desempeño de la señal. Como se eligió una estructura Maestro-
Esclavo con base en modos deslizantes la superficie propuesta representa el control
Maestro el cual se analiza a continuación. Con base en circuitos operacionales se realizaron
las operaciones de suma, resta y derivación de las señales de error.
a) La primera etapa consta de un circuito inversor el cual permite invertir la señal de
Vo, para posteriormente poder sumarla a Vref y obtener la señal de error. Este circuito
cuenta con dos resistencias, una a la entrada negativa y otra en retroalimentación. Con la
finalidad de obtener el mismo nivel de voltaje se plantearon resistencias iguales. El circuito
inversor se muestra en la figura 3.11. Para obtener –Vo, se propone un valor de R1 = 10kΩ.
por lo tanto, según la ecuación de salida del inversor, dado que las resistencias poseen el
mismo valor, el circuito tiene ganancia unitaria.
Fig 3.11. Circuito inversor para obtener -Vo.
Ω== kRRf 101

54
oVVout −=∴−= o
f
V
R
R
Vout
1
[ ] [ ]reforefoout VVVV
k
k
V +−−=+−
Ω
Ω
−= 15
10
150
[ ]refoout VVV −=15
(3.73)
b) Ya obtenida la señal de -Vo se suma a Vref para obtener la señal de error. Esta suma
se realizó con un circuito sumador, en el cual la resistencia de entrada R1 = R2. La figura
3.12 muestra el circuito sumador, la señal de salida representa el error existente entre la
señal de salida de los módulos inversores y la señal de referencia ideal.
Fig 3.12. Sumador inversor para obtener α[Vo-Vref].
El circuito suma Vref + Vo para obtener la señal de error,
Ω== kRR 1021
(3.74)
sustituyendo valores, si α = 15, donde α es la ganancia de la superficie del error, [9].
(3.75)
se obtiene, la señal de salida del circuito:
(3.76)
c) La siguiente etapa implica el derivar la señal de Vref mediante un circuito
derivador. El valor de Rf depende de la señal muestreada del sensor de corriente(ic) y del
valor del condensador del filtro, ya que esta señal es sumada a dVo/dt. La figura 3.13
muestra el circuito derivador empleado.






+−−=
21 R
V
R
V
RV
refo
fout
R1
Rf
Vout
-Vo
Vref R2

55
dt
dV
CRVout ref
f−=
dt
de
dt
dV
dt
dV refo
=





−
Fig 3.13. Circuito derivador para obtener .
Obtención de en un circuito derivador.
(3.77)
Para obtener Rf se procede a realizar el siguiente análisis suma de Vc + Vout,
(3.78)
(3.79)
estas dos señales son sumadas ya que permiten obtener la derivada del error, Rf depende del
valor del condensador de entrada al operacional, así como del valor del condensador del
filtro LC.
(3.80)
se sustituyen valores,
(3.81)
para obtener la derivada del error,
(3.82)
el valor de la resistencia de retroalimentación es:
dt
dVref
dt
dV
R
dt
dVo
VoutV
ref
fc ⋅−=+ −− 96
1012
dt
dVo
CVc =
dt
dV
RVout
ref
f⋅−= −9
10
dt
dVref
Rf
Vout
Vref
C
dt
dV
R
dt
dVo
CVoutV
ref
fc ⋅−=+ −9
10

56
[ ]
























−+
−
−=
321 R
dt
dV
R
dt
dV
R
VV
RVout
refo
refo
f α
[ ]












−+−
Ω
Ω
−=
dt
dV
dt
dV
VV
k
k
Vout refo
refoα
10
60
(3.83)
(3.84)
d) La siguiente etapa consiste en la suma de todas las señales, es decir la señal de
error(e) más las derivadas del voltaje de salida y el voltaje de referencia(ed/dt). La derivada
del voltaje de salida está en función de la corriente del condensador del filtro de salida. La
suma se realiza con un circuito sumador, el cual permite obtener a la salida la superficie de
conmutación para el control Maestro. La figura 3.14 muestra el circuito empleado.
Fig 3.14. Sumador inversor para obtener .
de acuerdo a la ecuación de salida del sumador se obtiene:
(3.85)
sustituyendo valores se obtiene la ecuación de salida del circuito si β = 6, donde β es la
ganancia de la superficie de la derivada del error, [9].
(3.86)
ésta es la ecuación de salida del control maestro (superficie de control en base a modos
deslizantes).
Ω=== kRRR 10321
Ω= kRf 60
dt
de
e +
fR96
1012 −−
=
Ω== −
−
kRf 2.1
10
12
9
6
R1
Rf
Vout
Vo-Vref
-d Vref
d Vo
R2
R3
dt
dt

57
[ ]












−+−=
dt
dV
dt
dV
VVVout oref
orefαβ
V
RR
R
VA 515
21
2
=





+
⋅=
V
Vcc
VMax A 5.7
2
==
Vcc
RR
R
VA ⋅





+
=
21
2
21221212 233 RRRRRRRR =⇒−=⇒+=
Vin
Vout
+Vcc
-Vcc
R1
R2
(3.87)
e) Posteriormente se analizó el circuito de control de histéresis. Este circuito permite
fijar la frecuencia de salida en la carga. El circuito considera la superficie de control tanto
para el inversor maestro, como para el inversor esclavo.
La figura 3.15 muestra el comparador de histéresis.
Fig 3.15. Comparador de Histéresis.
(3.88)
si planteamos R1=R2
(3.89)
variando el voltaje de umbral VA=5V de modo que R1 sea diferente de R2
(3.90)
(3.91)
6,15 == βαdonde

58
( ) 1212
1
2
LLLL iiVoutii
R
R
Vout −=∴−=
IL1 R1 R2
Vout
Il2 R2
R2
Por lo cual proponiendo R1=10 kΩ, R2=20 kΩ y se llega a las siguientes conclusiones:
f) A continuación se analiza el diseño del control para los inversores Esclavos. De
acuerdo a la estructura de control Maestro-Esclavo, las ecuaciones que definen el control de
los inversores esclavos se definen de la siguiente manera, partiendo de la ecuación 3.63.
)()()( 1 tiLtiLt NN −=δ
Donde δ es la superficie de control para el N inversor esclavo, la cual resulta de la
diferencia de iLN(t) - iL1(t). Estas señales son obtenidas del sensor de corriente situadas en
la etapa de potencia. El circuito da una salida proporcional a la diferencia de las tensiones
aplicadas a la entrada de éste. La figura 3.16 muestra el circuito diferencial.
Fig 3.16. Amplificador diferencial para obtener (iL2 – iL1).
Por lo tanto de acuerdo a la superficie de control, para un módulo esclavo se tiene la
ecuación 3.62:
para un circuito diferencial se obtiene la ecuación de salida, considerando que R1 = R2:
(3.92)
si R1 es variable
cuando R1 = 0 VA = Vcc = 15 V
cuando R1 = 2R2 VA = 5 V
si R2 es variable
cuando R2 = 0 VA = 0
cuando R2 = R1/2 VA = 5 V
⇒
)()()( 122 titit LL −=δ

59
( ) 





+−=
1
12 1
R
R
iiVout f
LL
( ) ( )15
10
140
1 1212 LLLL ii
k
k
iiVout −=





Ω
Ω
+−=
( )12 LL iiVout −=α
g) Se agregó un circuito para variar la ganancia a la salida del diferencial, en el cual la
resistencia R1=10 kΩ y Rf variable a 50kΩ. El valor de resistencia está en función de la
señal de error obtenida del circuito diferencial y por lo cual depende de la señal muestreada
por los sensores de corriente. La figura 3.17 muestra el circuito empleado.
Fig 3.17. Amplificador de ganancia positiva.
Sustituyendo en la ecuación de salida se tiene, si α = 15, por lo tanto:
(3.93)
(3.94)
finalmente se obtiene la superficie de control del inversor esclavo:
(3.95)
Para la aplicación del circuito de control de histéresis, se optó por el uso de un
circuito comparador LM311. Para el resto del control como amplificador operacional, se
usó LM318 (operacional de alta velocidad). La idea de usar un dispositivo de este tipo, es
que depende de señales que están conmutando a 20kHz, es decir este circuito debe operar
para periodos de 50µs.
3.4 Implementación de la etapa de control
De acuerdo a [8] se procedió a implementar el control por modos deslizantes,
tomando en cuenta que requiere de una estructura de control a seguir. En términos del
R1 Rf
Vout
(IL2-iL1)

60
control por modos deslizantes, con un estructura Maestro-Esclavo se proponen las
superficies de conmutación para alcanzar los requerimientos previos[1], [10], [12].
De tal modo en la figura 3.18 se muestra el diseño del control por modos deslizantes
aplicado a una estructura Maestro-Esclavo. De acuerdo a las superficies de conmutación
propuestas se obtiene tal diseño, notándose en la sección superior el control Maestro,
mientras que las secciones inferiores conforman el control a los Esclavos.
Fig 3.18. Control por modos deslizantes en base a una estructura Maestro-Esclavo.
Con la finalidad de evitar el cortocircuito en los inversores se procede a añadir un
circuito que controle la rama derecha en cada inversor de manera simultánea. Con base en
una señal de referencia a 20KHz se producen los pulsos que permitan la conmutación de los
MOSFET y así evitar el cortocircuito.

61
La figura 3.19 muestra el circuito a emplear.
Fig 3.19. Circuito de control para evitar el cortocircuito en una
de las ramas de cada inversor.
La figura 3.20 muestra el prototipo laboratorio del control por modos deslizantes con
una estructura Maestro-Esclavo.
Fig 3.20. Prototipo de laboratorio del control por modos deslizantes en base a la
estructura Maestro-Esclavo.
3.5 Conclusiones
El capítulo plantea el diseño e implementación tanto de la etapa de potencia como de
la etapa de control. De acuerdo a diseños de inversores puente completo ya desarrollados en
la institución se procedió a su implementación.
Se planteó el diseño del filtro LC partiendo del valor del condensador y de la
frecuencia de corte. El diseño de los inductores tanto del inversor Maestro como del
inversor Esclavo se realizaron de acuerdo a lo planteado en [13].
+Vcc
-Vcc
+
-
Vout
Pulsos al
impulsor

62
La implementación del sensor de corriente dependió del rango de sensado el cual se
modifica de acuerdo al interconexionado de sus terminales, tomando en cuenta la
conversión de la señal la cual es de 3 mA / 1 A.
El diseño de la etapa de control dependió de 3 pasos principalmente:
1. Obtener las ecuaciones que definen el sistema modular de inversores
2. Aplicar la técnica de control proponiendo una superficie deslizante
3. Implementar la superficie deslizante con base en una estructura de control
Finalmente se implementó la estructura Maestro-Esclavo con base en modos
deslizantes, partiendo de la suma de señales de error, para lo cual se diseñaron circuitos
inversores, sumadores, derivadores y diferenciadores con base en amplificadores
operacionales.

63
Capítulo 4
RESULTADOS DE SIMULACIÓN Y
EXPERIMENTALES
El capítulo desarrollado muestra las simulaciones realizadas tanto en Pspice como
en Matlab. También se presentan las pruebas experimentales de los prototipos de
inversores y la etapa de control. Se realizaron pruebas de distribución de corriente,
regulación de línea, regulación de carga, respuesta dinámica y por último se presenta una
tabla comparativa de los resultados obtenidos con otras investigaciones relacionadas.
4.1 Simulación de la etapa de potencia en Pspice
El proceso de implementación en Pspice, permitió verificar el funcionamiento del
sistema, así como el desempeño de cada uno de los dispositivos o etapas que lo conforman.

64
Como se planteó anteriormente, uno de los problemas de la puesta en paralelo de
inversores es la variación en las tolerancias de los elementos del filtro que componen cada
uno de los módulos afectando el funcionamiento total del sistema. Con el fin de verificar
mas detalladamente estas variaciones, se realizaron las siguientes pruebas
Algunas de las simulaciones que se realizaron son los siguientes:
1. Se observó la señal de salida del sistema en cuanto a voltaje, corriente y potencia.
2. Se realizó una variación de parámetros en el inductor y el condensador del filtro,
de modo de observar el efecto que causa sobre el voltaje de salida, la corriente así
como la potencia.
3. Se implementó una estructura modular de dos inversores conectados en paralelo y
se observaron los mismos puntos anteriores.
La figura 4.1 muestra al sistema inversor con su respectivo filtro LC. Este circuito se
simuló en Pspice para observar su comportamiento frente a variaciones de parámetros.
Fig 4.1. Inversor puente completo con filtro LC.
En la figura 4.2 se observan las señales de salida del sistema, el voltaje y la corriente
en la carga. La gráfica inferior presenta la potencia de salida, las gráficas centrales
muestran la corriente que circula por el inductor (señal con mayor amplitud) y la otra señal
es la corriente que circula por el condensador.

CAPÍTULO 4 RESULTADOS EXPERIMENTALES
65
5ms/Div
Fig 4.2. Señales de salida del inversor puente completo(en orden descendente); VO
(50V/Div) superior, IO (2A/Div), IL-IC (2A/Div), PO (100W/Div) inferior.
4.1.1 Variación de parámetros en el inductor.
La figura 4.3 a muestra la corriente pico que circula a través del inductor. Mediante la
variación de parámetros, se puede observar el efecto que causa esta variación en la
corriente que circula a través del inductor. Del mismo modo en la figura 4.3 b se observa el
efecto sobre la corriente en la carga.
50µs/Div
(a)
Time
53.350ms 53.400ms 53.450ms53.307ms 53.490ms
I(L3)
8.0A
9.0A
10.0A
7.2A
(2mH,9.5A)
(1.68mH,9.62A)
(1.5mH,9.6A)
(1mH,10A)
(0.9mH,10.2A)

66
200µs/Div
(b)
Fig 4.3. Se observa las corrientes circulantes para distintos valores: a)Corriente en el
inductor, b)Corriente en la carga.
Como se observó en las gráficas del inductor las variaciones en los valores de este
afectan notablemente el desempeño del sistema, si estas variaciones son mucho más
grandes puede repercutir en gran medida al funcionamiento óptimo del sistema.
La tabla 1 muestra los resultados obtenidos de la variación de parámetros en el
inductor (valores pico).
Tabla 1. Variación de parámetros en el inductor.
Inductor IL IO VO PO
0.9 mH 10.2 A 8.315 A 119.8 V 508 W
1 mH 10 A 8.318 A 119.9 V 509.3 W
1.5 mH 9.6 A 8.34 A 120.2 V 512 W
1.6 mH 9.62 A 8.35 A 120.9 V 513 W
2 mH 9.5 A 8.38 A 120.8 V 514 W
Como se observa en las gráficas del inductor las variaciones en los valores de este
afectan notablemente el desempeño del sistema, si estas variaciones son mucho más
grandes puede repercutir en gran medida al funcionamiento óptimo del sistema.
La figura 4.4 muestra un análisis de desempeño de acuerdo a las variaciones en el
valor del inductor y como afecta en la potencia de salida.
Time
54.000ms 54.200ms 54.400ms 54.600ms 54.800ms 55.000ms53.844ms
-I(R10)
8.000A
8.250A
7.866A
8.469A
(1mH,8.318A)
(0.9mH,8.315A) (1.5mH,8.34A)
(1.68mH,8.35A)
(2mH,8.38A)

67
200m/Div
Fig 4.4. Análisis de desempeño.
De esta gráfica podemos deducir que para valores pequeños del inductor la potencia
de salida es pequeña, mientras que valores grandes presenta un efecto inverso. Esto siempre
y cuando el resto de los dispositivos no varíen.
4.1.2 Variación de parámetros en el condensador
Para observar el efecto que producen las variaciones en el condensador sobre su valor
nominal, se realizaron las mismas pruebas que el punto anterior. Mediante la variación de
parámetros en el condensador se puede observar el efecto que causa esta variación en la
corriente en la carga como se muestra en la figura 4.5a, así como también el efecto en el
voltaje de salida figura 4.5b (valores pico).
400µs/Div
(a)
Time
20.80ms 21.20ms 21.60ms20.40ms 21.84ms
-I(R10)
8.000A
8.400A
7.747A
8.582A
(20u,8.26A)
(50u,8.29A)
(60u,8.32A)
(80u,8.35A)(100u,8.45A)
L
1.0m 1.2m 1.4m 1.6m 1.8m 2.0m
Max(AVG(V(R10:2,G)*-I(R10)))
478
480
482
484

68
200µs/Div
(b)
Fig 4.5. Valores que se presentan frente a las variaciones en el condensador: a)Corriente
en la carga, b)Voltaje de salida.
La tabla 2 muestra el resultado de las simulaciones de acuerdo a la variación de
parámetros que se realizó al condensador(valores pico). Es importante observar que para el
valor óptimo de diseño del filtro (60µ) los valores obtenidos en el voltaje de salida son 120
VCA y la corriente de salida 8.32 A, que fueron los valores obtenidos matemáticamente.
Tabla 2. Variación de parámetros en el condensador.
Condensador IO VO PO
20µf 8.26 A 119 V 493 W
50µf 8.29 A 119.6 V 500 W
60µf 8.32 A 120 V 508 W
80µf 8.35 A 120.8 V 509 W
100µf 8.45 A 121.8 V 510 W
La figura 4.6 muestra el análisis de desempeño realizado a la variación de los
parámetros del condensador, la cual denota el efecto que tiene dicha variación con respecto
a la potencia total de salida del sistema.
Como en el inductor notamos que a valores pequeños del condensador la potencia es
menor que a valores más grandes, considerando que los demás dispositivos no presentan
variaciones.
Time
20.8ms 21.0ms 21.2ms 21.4ms 21.6ms 21.8ms
V(R10:2,G)
115.0V
120.0V
125.0V
111.3V
(20u,119V)
(50u,119.6V)
(60u,120V)
(80u,120.8V)(100u,121.8V)

69
20µ/Div
Fig 4.6. Análisis de desempeño del condensador del filtro.
4.1.3 Inversores en paralelo
La figura 4.7 muestra dos inversores puente completo conectados en paralelo a través
de la carga. Este circuito permitió comprobar como una variación en los parámetros de los
elementos del filtro puede afectar en la corriente que circula a través de ellos. Del mismo
modo se observa el comportamiento de las señales de salida.
Fig 4.7. Inversores conectados en paralelo con su respectivo filtro LC.
La figura 4.8 muestra el voltaje de salida del sistema que es de 120 V a 60 Hz
(imagen central), una potencia de salida cercana a los 520 W promedio (imagen superior) y
una corriente en la carga de 8.32 A (imagen inferior).
C
20u 40u 60u 80u 100u
Max(AVG(V(R10:2,G)*-I(R10)))
470
480
490
500

70
5ms/Div
Fig 4.8. Voltaje, potencia y corriente en la carga.
La siguiente figura 4.9a muestra la variación de corriente en el inductor así como en
la figura 4.9b la variación de corriente en el condensador. Para realizar estas simulaciones,
se optó por el valor ideal del diseño y un valor con una variación de un 10%, tanto para el
inductor como para el condensador. Se considera que se varía un elemento mientras que el
otro corresponde al valor ideal para los dos filtros.
De acuerdo a estos resultados obtenidos tanto en el inductor como en el condensador
es notable observar el efecto producido por las variaciones en los parámetros de ellos,
reflejándose en el flujo de corriente en el filtro.
20µ/Div
(a)
Time
19.00ms 19.04ms 19.08ms 19.12ms 19.16ms 19.19ms
I(L3) I(L5)
4.00A
5.00A
6.00A
6.73A
(1.5mH,6.5A) (1.68mH,5.9A)

71
50µ/Div
(b)
Fig 4.9. Variación de la corriente: a)Corriente en el inductor,
b)Corriente en el condensador.
Un mayor flujo de corriente sobre un módulo construido bajo ciertas especificaciones
puede producir la destrucción del inversor.
En el caso de manejar 3 inversores, el sistema debe ser confiable al momento de que
uno de los inversores deje de funcionar, pero para lograr esto es importante manejar un
sistema de control para supervisar la distribución de las corrientes en cada uno de los
módulos y no sobredimensionar nuestros inversores.
4.2 Simulaciones en Matlab
Con base en las ecuaciones de variables de estado obtenidas del análisis del inversor
Buck se procedió a implementar en Matlab el control por modos deslizantes. Este sistema
es controlado por voltaje. Tomando en cuenta la superficie propuesta por Carpita [8] se
procedió a dicha implementación.
El sistema de variables de estado define las ecuaciones de un inversor Buck. De
acuerdo a la superficie de control, el voltaje de salida se sensa y compara con un voltaje de
referencia. Del mismo modo se crea otro lazo que permite obtener la derivada de los dos,
mas una ganancia, es decir; se suma la derivada del error mas el error y una ganancia, y el
pulso resultante retroalimenta al convertidor.
Time
33.60ms 33.65ms 33.70ms 33.75ms 33.80ms 33.85ms
I(C3) I(C4)
1.25A
2.50A
3.75A
4.66A
(50u,3.7A)
(60u,4.5A)

72
La figura 4.10 muestra el diseño a simular.
{ }





−=
−=
−∈
RC
Vo
C
i
dt
dv
L
Vo
L
Eu
dt
di
u
L
1,1
Fig 4.10. Diagrama de implementación del control en un inversor buck.
De acuerdo a la simulación del sistema mostrado en la figura 4.10 se procedió a
obtener los siguientes resultados.
Los valores para el filtro son: R=14.42Ω, C=12µf, L=2.25mH. La figura 4.11 muestra
el voltaje de salida del sistema, el cual es de 120 VCA a 60Hz.
50V/Div
Fig 4.11. Voltaje de salida del convertidor (120VCA- 60Hz).
La figura 4.12 a muestra la corriente en la carga, la cual toma un valor aproximado de
8.32 A. Es notable observar un gran problema en la corriente (figura 4.12 b), ya que la
frecuencia de la corriente no es estable, lo cual puede ser un gran problema para el
convertidor, un convertidor es diseñado para trabajar con una frecuencia de conmutación
fija.

73
2A/Div 0.1A/Div
(a) (b)
Fig 4.12. Corriente de salida en la carga: a)Corriente en la carga, 8.32A, b)Corriente con
frecuencia variable.
Posteriormente se implementó un circuito de control de histéresis el cual permitió
fijar la frecuencia de conmutación y así evitar que la frecuencia sea variable. La figura 4.13
muestra el diagrama a bloques de la implementación.
Fig 4.13. Diagrama de implementación del control en un inversor
buck con circuito de control de histéresis.
El circuito se agregó a la salida de la superficie de conmutación, en el lazo de
retroalimentación con el inversor. En el caso de manejar N número de inversores, el control
para cada uno de ellos debe contar con el circuito de histéresis. Las graficas 4.14 muestran
el desempeño de la corriente en la carga, como resultado de la implementación del circuito
de histéresis. Se observa como el valor de la frecuencia esta totalmente regulado.

74
5A/Div 1A/Div
(a) (b)
Fig 4.14.Corriente de salida del inversor con una frecuencia regulada: a) Corriente 8.32A
rms, b) Zoom de la señal mostrada en “a”.
4.3 Resultados experimentales
4.3.1 Resultados experimentales de la etapa de potencia
Se realizaron algunas pruebas experimentales de los inversores con la finalidad de
observar su funcionamiento a baja potencia; es decir a un nivel de voltaje escalable. El
inversor cuenta con un filtro LC, donde el valor del inductor es 2mH, y el condensador es
12µf, de acuerdo a los valores calculados. Los inversores fueron probados con una carga
resistiva de 14Ω (Io = 2.89A).
Algunas de las pruebas que se realizaron son:
Se observó la tensión de salida del inversor
Las corrientes en la carga, el inductor y el condensador
La señal obtenida de los sensores de corriente
Los datos obtenidos de las pruebas se muestran a continuación. La figura 4.15a
muestra la tensión de salida del inversor(Vo) y la corriente en la carga(IL) con un Vin de 40
V, como un nivel de voltaje de prueba, el cual en pruebas posteriores se escalo a 100V. La
figura 4.15b muestra una comparación de la corriente en la carga(IRL), la corriente en
inductor(IL) y la corriente en el condensador(IC).

75
2A/Div
2A/Div
2A/Div
20V 2A/Div
/ Div
20ms/Div 20ms/Div
(a) (b)
Fig 4.15. Señales de salida del inversor y las corrientes en el inductor, condensador
y la carga: a) Vo y IRL, b) IRL, IL, IC.
La figura 4.16a muestra la corrientes del inductor(IL) así como la señal obtenida del
sensor de corriente(SL). Estos pulsos permitirán el control de los inversores esclavos, de
acuerdo a la superficie de conmutación (Aplicando control por modos deslizantes con una
estructura Maestro-Esclavo). La figura 4.16b presenta la corriente que circula por el
condensador(IC) así como la señal obtenida del sensor de corriente(SC). Esta señal del
sensor permitió obtener la derivada del voltaje de salida, con respecto a la superficie de
control.
)()()()( 1 EsclavotiLtiLt NN −=δ
2A/Div 2A/Div
50mV
50mV /Div
/Div
20ms/Div 20ms/Div
(a) (b)
Fig 4.16. Corrientes con su respectiva señal del sensor: a)IL y señal de salida del sensor,
b)IC y señal de salida del sensor.
dt
dVo

76
4.3.2 Comparación de las pruebas experimentales de la etapa de control con las
simulaciones
Con la finalidad de observar el buen funcionamiento de la etapa del control Maestro
se realizaron algunas pruebas experimentales. A continuación se muestran los resultados de
las pruebas realizadas. La figura 4.17a muestra las señales de entrada al control, Vo y Vref.
La señal de Vo representada por una señal de generador, presenta una variación de –1% con
respecto a Vref con la finalidad de observar la señal de error.
La superficie de conmutación emplea la señal de salida del inversor(Vo) pero de
manera invertida(–Vo). Para la cual se emplea un circuito operacional inversor, para obtener
dicha señal. La figura 4.17b muestra a la señal de Vo comparada con –Vo.
5V/Div 5V/Div
5V/Div 5V/Div
10ms/Div 10ms/Div
(a) (b)
Fig 4.17. Voltaje de salida y su comparación con el voltaje de referencia
y con su complementario: a)Vo y Vref , b)Vo y –Vo.
De acuerdo a la superficie de control, la figura 4.18a muestra a Vref comparada con
dVref / dt en la prueba experimental, del mismo modo se muestra el resultado de la
simulación en la figura 4.18b.
La figura 4.19 muestra la señal de error e (Vref –Vo) . La gráfica experimental 4.19a
presenta el resultado de la sumatoria. La gráfica 4.19b muestra las señales Vref –Vo en la
ventana superior y la señal de error e en la ventana inferior.

77
Time
0s 10ms 20ms 30ms 40ms 50ms
V(C2:2)
-2.0V
0V
2.0V
V(VREF)
-5.0V
0V
5.0V
SEL>>
5V/Div 5V/Div
5V/Div 2V/Div
10ms/Div 10ms/Div
(a) (b)
Fig 4.18. Voltaje de referencia comparado con su derivada: a)Vref y dVref / dt
experimental , b)Vref y dVref / dt en simulación.
10V/Div
2V/Div
2mV/Div
10ms/Div 10ms/Div
(a) (b)
Fig 4.19. Formas de onda de la señal de error: a)Vref –Vo
experimental, b)Vref –Vo en simulación.
La figura 4.20 muestra el resultado de la suma entre la señal de error y la derivada del
error , obteniéndose la superficie de control, esta superficie hace referencia a la propuesta
en [8] para aplicar el control por modos deslizantes de la ecuación 3.48.
La figura 4.21 muestra los pulsos de salida del control Maestro (pulsos de salida del
control de histéresis). Los cuales permitirán, al variar el ciclo, obtener los pulsos de
conmutación para los impulsores en los inversores.
Time
0s 10ms 20ms 30ms 40ms 50ms
V(U68:OUT)
228mV
230mV
232mV
V(R1:1) V(R2:1)
-10V
0V
10V
SEL>>

Filtro inversor

Recomendados

Recomendados

Más contenido relacionado

La actualidad más candente

La actualidad más candente (20)

Similar a Filtro inversor

Similar a Filtro inversor (20)

Último

Último (20)

Filtro inversor