Lógica Digital

1. Ing. Jorge Irey [ARQUITECTURA DE COMPUTADORES ] UNIDAD 3 : El nivel de Lógica Digital Febrero 2008 Universidad Nacional del Callao Escuela de Post Grado Maestría en Ingeniería de Sistemas

2. Transistor Inversor Compuerta NAND Compuerta NOR

3. Compuertas Básicas

4. Función “mayoría de 3 variables”

5. Equivalencias NOT AND OR

6. Funciones equivalentes

7. Identidades del Algebra Booleana

8. NAND NOR AND OR Símbolos alternativos

9. Función XOR : circuitos equivalentes

10. Características eléctricas de un dispositivo

11. Circuitos Integrados

14. Circuito Multiplexor de 8 entradas

15. Circuito Multiplexor

16. Circuito Decodificador de 3 a 8

17. Circuito Decodificador de 3 a 8  EJEMPLO Memoria 8K Memoria 8K Memoria 8K Memoria 8K Memoria 8K Memoria 8K Memoria 8K Memoria 8K 0-8191 8192-16383 En total  Hay 2 16 posiciones de memoria Pero en cada chip hay 2 13 direcciones Definen a que chip se debe referenciar Son los 3 bits de la izquierda en cada dirección

18. Circuito Comparador 4 bits

19. PLA de 12 entradas/6 salidas

21. Desplazador a la izq./der. 1 bit

22. Circuito de un medio sumador

23. Circuito de un sumador completo

24. ALU de 1 bit

26. ALU de 1 bit : A AND B  F0 = 0 ; F1 = 0 0 0 1 1 1 0 0 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 0

27. ALU de 1 bit : A OR B  F0 = 0 ; F1 = 1 1 0 1 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0

28. ALU de 1 bit : -B  F0 = 1 ; F1 = 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 0 0 1 0 1 0 1 1 1

29. ALU de 1 bit : A + B  F0 = 1 ; F1 = 1 1 1 0 0 0 0 1 0 1 1 1 0 0 0 0 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0

30. ALU de 8 bits

32. Conceptos básicos: Relojes

34. MEMORIA

36. LATCH Latch NOR en estado 0 Tambien llamado LATCH SR Latch NOR en estado 1 Tabla de Verdad: NOR

38. LATCH SR con reloj Si el clock = 0 el LATCH no cambia de estado SI el clock = 1, el LATCH es sensible a S y R

39. LATCH D con reloj Es una verdadera memoria de 1 bit

40. FLIP - FLOP La transición de estado ocurre en el flanco ascendente del reloj (de 0 a 1 ) o en el flanco descendente (de 1 a 0 ) Un FLIP-FLOP  se dispara por flanco UN LATCH  se dispara por nivel Tiene un retraso de propagación

42. Símbolos estándar para Latches y Flip-Flops

43. Registros

44. Organización de la Memoria Chip Select ReaD Output Enable Leer : CS = 1 RD = 1 Escribir : CS = 1 RD = 0 3 bits 4 palabras

45. Chips de Memoria

46. Chips de CPU y Buses

47. Chips de CPU

48. Ancho de Bus