Este documento describe los principales operadores aritméticos utilizados en el procesamiento digital de señales, incluyendo sumadores, restadores y multiplicadores. Explica las diferentes topologías de sumadores como ripple-carry, look-ahead carry y carry save. También cubre algoritmos de multiplicación como el de Booth. El objetivo final es mejorar la velocidad y densidad de los circuitos aritméticos utilizados en aplicaciones de procesamiento digital de señales.

1. 1 | P a g e
Contenido
Introducción. ..............................................................................2
Clasificación................................................................................2
Paralelo. ...................................................................................2
Serie. ........................................................................................2
Topología....................................................................................3
Sumador...................................................................................3
Ripple-carry............................................................................3
Look-ahead carry. ..................................................................3
Carry save...............................................................................4
Restadores................................................................................5
Ripple-carry............................................................................5
Multiplicadores. .......................................................................5
Multiplicadores por potencia de 2 sin signo. .........................5
Algoritmo de Booth................................................................6
Bibliografía..................................................................................6

2. 2 | P a g e
OPERADORES ARITMÉTICOS EN EL
PROCESAMIENTO DIGITAL DE SEÑALES.
Introducción.
Los operadores aritméticos sirven para realizar cálculos u operaciones representadas mediante ecuaciones.
Los algoritmos DSP basan su funcionamiento en operadores aritméticos y unidades de almacenamiento
temporal:
 Filtros digitales
 Transformadas Z-1
 Convolución
Los procesadores DSP son limitados por la arquitectura fija del hardware tal como el desempeño del bus,
número fijo de bloques multiplicador-acumulador (MAC), memoria fija, número fijo de aceleradores de
hardware y ancho de datos fijo. Los operadores Mac se representan con la siguiente expresión:
𝑦(𝑛) = ∑ ℎ(𝑘)𝑥(𝑛 − 𝑘)
𝑀−1
𝑘=0
El diseño de operadores aritméticos son fundamentales en el diseño de circuitos de escala VLSI de
arquitecturas DSPI. Los operadores comúnmente utilizados en dicha aplicación son las sumas, restas,
multiplicadores y divisores.
El objetivo de los algoritmos DSP es mejorar la velocidad de respuesta con el menor requerimiento de
superficie de silicio (optimizar la densidad y el nivel de integración).
Clasificación.
Paralelo.
Tiene mayor consumo respecto al formato en serie, generalmente tiene mayor velocidad en el
procesamiento parcial de funciones en forma simultánea.
Serie.
Optimización de recursos de hardware pero tiene la desventaja de tener una latencia dependiente de la
extensión de bits que se requieren procesar.

3. 3 | P a g e
Topología.
Sumador.
El tipo de sumador a elegir depende de la forma en que se procesa el acarreo de un bit hacia la posición
siguiente más significativa.
La selección también dependerá del compromiso (trade-off) entre la simplicidad circuito, velocidad de
respuesta, consumo de energía y disponibilidad estructural.
Ripple-carry.
Es la topología más simple, la desventaja radica en que tiene menor respuesta de velocidad respecto a los
demás diseños, ya que el bit de suma en cada posición de bit depende de los acarreamientos anteriores; por
lo que se genera un efecto de latencia acumulativo que será mayor cuento mayor sea la cantidad de bits del
sumador.
La ventaja es que es una estructura simple y repetible tantas veces como el número de bits que tenga el
sumador.
Si = Ai  Bi ; Ci = Ai • Bi
Look-ahead carry.
Se basa en generar una lógica que trate de predecir el acarreo para la próxima etapa. Dicho diseño favorece
la velocidad de procesamiento.
Las siguientes ecuaciones responden a la estructura:
Si = Ai  Bi  Ci = Pi  Ci
Ci + 1 = Ai Bi + Ci (Ai  Bi ) = Gi + Pi Ci

4. 4 | P a g e
La ventaja es que la estructura basada en la predicción del acarreo permite disminuir los tiempos de retardo,
pero la desventaja es que a medida que crece el número de bits a implementar, la lógica de generación de
acarreo se hace más compleja, por lo tanto se necesitaran más compuertas.
Carry save
Esta arquitectura se usa para realizar operaciones de suma cuando se necesitan más de dos operadores.
Representa una mejora en la velocidad de respuesta respecto al diseño tipo Ripple-Carry.
La metodología consiste en sumar los operandos por un lado sin considerar los acarreamientos. Las sumas se
realizan parcialmente para obtener un resultado correcto. Existen multiplicadores basados en sumas carry-
save.
La siguiente imagen muestra un sumador de 5 bits.

5. 5 | P a g e
Restadores
Ripple-carry
La arquitectura tiene la misma lógica que el sumador Ripple-carry, la ecuación es la siguiente:
Si = Ai  Bi ; Ci = /Ai • Bi
Multiplicadores.
Multiplicadores por potencia de 2 sin signo.
Los desplazamientos de bits a izquierda son equivalente a multiplicar por números de potencia de 2.Los
desplazamientos de bits a derecha son equivalentes a dividir por números en potencia de 2.
Por ejemplo:
Dado: A = 00010111 = 2310
desplazando un lugar: B = 00101110 = 4610
desplazando 2 lugares: C = 01011100 = 9210
desplazando 3 lugares: D = 10111000 = 18410
Para el desplazamiento a la derecha:
Dado: A = 10010000 = 14410
desplazando un lugar: B = 01001000 = 7210
desplazando 2 lugares: C = 00100100 = 3610
desplazando 3 lugares: D = 00010010 = 1810

6. 6 | P a g e
Algoritmo de Booth.
Se realiza con dos multiplicadores parciales empleando sumadores, compuertas AND y multiplexores. La
ventaja de este diseño es que las FPGA y los mux son un recurso muy común, lo que lo hace un circuito más
compacto y mayor velocidad.
Bibliografía.
 “Sistemas Digitales”. R. Tocci, N. Widmer, G. Moss. Ed. Prentice Hall.
 “Diseño Digital”. M. Morris Mano. Ed. Prentice Hall. 3ra edición.
 “Diseño de Sistemas Digitales”. John Vyemura. Ed. Thomson.
 “Diseño Lógico”. Antonio Ruiz, Alberto Espinosa. Ed. McGraw-Hill.
 “Digital Design:Principles & Practices”. John Wakerly. Ed. Prentice Hall.
 The Scientist and Engineer's Guide to Digital Signal Processing, Steven W. Smith, Ph.D. consultado
en: http://www.dspguide.com/pdfbook.htm
 Circuitos aritméticos, introducción a los siste,as lógicos y gitiales, 2012. Sergio Noriega. Consultado
en: http://www.ing.unlp.edu.ar/islyd/Tema%208%20Circuitos%20aritmeticos%202012.pdf