mi educación autonomía y informática

1. Puertos de la Tarjeta Madre

2. PS/2
Pines: 6
Fecha de diseño: 1987
Diseñador: IBM
Conector: Mini-DIN
Pin 1 +DATA Datos salida
Pin 2 Reservado Reservado a
Pin 3 GND Masa
Pin 4 VCC +5 V CC a 100 m/A
Pin 5 +CLK Reloj salida
Pin 6 Reservado Reservado b

3. USB
Pines: 5
Fecha de diseño: 1994
Diseñador: Intel, COMPAQ, DEC, IBM, Microsoft, NEC y
Nortel
Conector: USB tipo A
USB tipo B
Mini USB
Micro USB
USB tipo C
Pin Nombre Color Descripción
1 VCC Rojo +5 V
2 D- Blanco Data -
3 D+ Verde Data +
4 ID Ninguno
Permite la distinción de
Micro-A y Micro-B
Tipo A: conectado a tierra
Tipo B: no conectado
5 GND Negro Señal tierra

4. FIreWare
Pines: 4, 6, 9, 12
Fecha de diseño: 1995
Diseñador: Apple Computer FireWire
400
Conector de seis circuitos
Conector de cuatro circuitos
Conector de nueve circuitos
Pin 1 TPB- (4 y 9 pines); Poder (6
pines)
Pin 2 TPB+ (4 y 9 pines); Tierra (6
pines)
Pin 3 TPA- (4 y 9 pines); TPB- (6
pines)
Pin 4 TPA+ (4 y 9 pines); TPB+ (6
pines)
Pin 5 TPA- (6 pines); A-shield (9
pines)

5. Serie
Pines: 9
Fecha de diseño: 1962
Diseñador: Electronic Industries
Alliance
Conector: tipo DB-9
Señal DB-25
DE-
9 (DB-
TIA-
EIA/TIA
561
Host RJ-50
MMJnota
1
Commo
on
Ground
G 7 5 4 4,5 6 3,4
Transm
mitted
Data
TD 2 3 6 3 8 2
Receive
ed Data RD 3 2 5 6 9 5
Data
Termin
al
Ready
DTR 20 4 3 2 7 1
Data
Set
Ready
DSR 6 6 1 7 5 6
Reques
st To
Send
RTS 4 7 8 1 4 -
Clear
To
Send
CTS 5 8 7 8 3 -
Carrier
Detect
DCD 8 1 2 7 10 -
Ring
Indicat
or
RI 22 9 1 - 2 -

6. Paralelo
Pines: 25
Fecha de diseño: 1994
Diseñador: El universo digital del IBM PC, AT y PS/2 (4ª
edición).
Conector: tipo DB-25
Pin No
(DB25)
Pin No (36
pin)
Nombre de
la señal
Dirección
Registro -
bit
Invertidas
1 1 Strobe E/S Control-0 Si
2 2 Data0 Salida Data-0 No
3 3 Data1 Salida Data-1 No
4 4 Data2 Salida Data-2 No
5 5 Data3 Salida Data-3 No
6 6 Data4 Salida Data-4 No
7 7 Data5 Salida Data-5 No
8 8 Data6 Salida Data-6 No
9 9 Data7 Salida Data-7 No
10 10 Ack Entrada Status-6 No
11 11 Busy Entrada Status-7 Si
12 12 Paper-Out Entrada Status-5 No
13 13 Select Entrada Status-4 No
14 14 Linefeed E/S Control-1 Si
15 15 Error Entrada Status-3 No
16 16 Reset E/S Control-2 No
17 17
Select-
Printer
E/S Control-3 Si
18-25 18-25 Tierra - - -

7. Red
Pines: 8
Fecha de diseño: 1968
Diseñador: Network Working Group
Conector: Norma 568A
Norma 568B
Una punta (Norma B) En el otro lado (Norma B)
Blanco Naranja Blanco Naranja
Naranja Naranja
Blanco Verde Blanco Verde
Azul Azul
Blanco Azul Blanco Azul
Verde Verde
Blanco Marrón Blanco Marrón
Marrón Marrón

8. VGA
Diseñador: IBM basado en D-
subminiature
Fecha de diseño: 1987
Pines: 15
Conector: DE-15
Pin 1RED Canal Rojo
Pin 2GREEN Canal Verde
Pin 3BLUE Canal Azul
Pin 4N/C Sin contacto
Pin 5GND Tierra (HSync)
Pin 6RED_RTN Vuelta Rojo
Pin 7GREEN_RTN Vuelta Verde
Pin 8BLUE_RTN Vuelta Azul
Pin 9+5 V+5 V (Corriente continua)
Pin 10 GND tierra (Sincr. Vert, Corriente
continua)
Pin 11 N/C Sin contacto
Pin 12 SDA I²C datos
Pin 13 HSync Sincronización horizontal
Pin 14 VSync Sincronización vertical
Pin 15 SCLAdfgg I2Velocidad Reloj

9. DVI
Diseñador: Digital Display Working
Group
Fecha de diseño: abril de 1999
Pines 29
Pin 1 Datos TMDS 2- Rojo digital - (Link 1)
Pin 2 Datos TMDS 2+ Rojo digital + (Link 1)
Pin 3 Protección datos TMDS 2/4
Pin 4 Datos TMDS 4- Verde digital - (Link 2)
Pin 5 Datos TMDS 4+ Verde digital + (Link 2)
Pin 6 Reloj DDC
Pin 7 Datos DDC
Pin 8 Sincronización vertical analógica
Pin 9 Datos TMDS 1− Verde digital - (Link 1)
Pin 10 Datos TMDS 1+ Verde digital + (Link 1)
Pin 11 Protección datos TMDS 1/3
Pin 12 Datos TMDS 3− Azul digital − (Enlace 2)
Pin 13 Datos TMDS 3+ Azul digital + (Enlace 2)
Pin 14 +5 V Energía para el monitor en espera
Pin 15 Masa Retorno para pin 14 y sincronización
analógica
Pin 16 Detección Hot plug
Pin 17 Datos TMDS 0− Azul digital − (Enlace 1) y
sincronización digital
Pin 18 Datos TMDS 0+ Azul digital + (Enlace 1) y
sincronización digital
Pin 19 Protección datos TMDS 0/5
Pin 20 Datos TMDS 5− Rojo digital − (Enlace 2)
Pin 21 Datos TMDS 5+ Rojo digital + (Enlace 2)
Pin 22 Protección reloj TMDS
Pin 23 Reloj TMDS+ Reloj digital + (Enlaces 1 y
2)
Pin 24 Reloj TMDS− Reloj digital − (Enlaces 1 y
2)
C1 Rojo analógico
C2 Verde analógico
C3 Azul analógico
C4 Sincronización horizontal analógica
C5 Masa (analógico) Retorno para señales de Rojo,
Verde y Azul
Conector:
• DVI-D (solamente digital)
• DVI-A (solamente analógica)
• DVI-I (digital y analógica)

10. HDMI
Pin 1 TMDS Data2+
Pin 2 TMDS Data2 Shield
Pin 3 TMDS Data2–
Pin 4 TMDS Data1+
Pin 5 TMDS Data1 Shield
Pin 6 TMDS Data1–
Pin 7 TMDS Data0+
Pin 8 TMDS Data0 Shield
Pin 9 TMDS Data0–
Pin 10 TMDS Clock+
Pin 11 TMDS Clock Shield
Pin 12 TMDS Clock–
Pin 13 CEC
Pin 14 Reserved (N.C. on device)
Pin 15 SCL
Pin 16 SDA
Pin 17 DDC/CEC Ground
Pin 18 +5 V Power (max 50 m/A)
Pin 19 Hot Plug Detect
Diseñador: HDMI founders
Fecha de diseño: diciembre de
2002
Pines: 19
Conector: tipo A
tipo B

11. S-Video
Pin Nombre Función
1 GND Tierra (Y)
2 GND Tierra (C)
3 Y
Luminancia y
Sincronismos
4 C Crominancia
Diseñador: JVC
Fecha de diseño: 1979
Pines: 4
Conector: mini-DIN

12. Pin 1ML_Lane 0(p) Señal ‘True’ para línea 0
Pin 2GND Tierra
Pin 3ML_Lane 0(n) Señal ‘Complementaria’
para línea 0
Pin 4ML_Lane 1(p) Señal ‘True’ para línea 1
Pin 5GND Tierra
Pin 6ML_Lane 1(n) Señal ‘Complementaria’
para línea 1
Pin 7ML_Lane 2(p) ‘True’ Señal para línea 2
Pin 8GND Tierra
Pin 9ML_Lane 2(n) ‘Señal Complementaria’
para línea 2
Pin 10 ML_Lane 3(p) Señal ‘True’ para línea
3
Pin 11 GND Tierra
Pin 12 ML_Lane 3(n) Señal
‘Complementaria’ para línea 3
Pin 13 GND Tierra
Pin 14 GND Tierra
Pin 15 AUX_CH(p) Señal ‘True’ para Canal
Auxiliar
Pin 16 GND Tierra
Pin 17 AUX_CH(n) Señal
‘Complementaria’ para Canal Auxiliar
Pin 18 Hot Plug Detectar conexión en
caliente
Pin 19 DP_PWR Return Retorno de la
alimentación del conector
Pin 20 DP_PWR Alimentación para el
conector
Display Port
Conector: digital de Vídeo/Audio/Datos
Diseñador: VESA
Fecha de diseño: 2006-2007
Pines: 20

13. PCI
Fecha de creación: 22 de junio de 1992
Diseñador: MCA y EISA
Pines: 24

14. PCI Express
Fecha de creación: 2004
Desarrollador: Intel, Dell, HP, IBM

15. AGP
Fecha de creación: 1996​
Desarrollador: Intel
Pines: 66
Conector: AGP

16. Pin Lado B Lado A Observaciones
1 OVERCNT# +12 V
Alerta de
sobrecorriente del
puerto USB
(abreviación del
término overcurre
nt que significa
sobrecorriente)
2 +5 V TYPEDET#
La tarjeta pone la
señal en baja para
indicar que utiliza
1.5 V (AGP 2.0 4x)
3 +5 V GC_DET#
La tarjeta pone la
señal en baja para
indicar el uso de
0.8 V (AGP 3.0 8x)
4 USB+ USB−
Pines USB para
pasar hacia el
monitor
5 Ground Ground
6 INTB# INTA#
Líneas de
inrrupción
(drenaje abierto)
7 CLK RST#
Reloj de 66 MHz,
Reinicio del Bus

17. 8 REQ# GNT#
Requerimiento
de Bus desde la
tarjeta,
y grant desde la
placa base
9 +3.3 V +3.3 V
10 ST[0] ST[1]
Estatus AGP
(válido
minetras GNT#
está bajo)
11 ST[2] MB_DET#
La placa base lo
pone en cero
para indicar el
uso de 0.8 V
(AGP 3.0 8x)
12 RBF# PIPE# DBI_HI
Búfer de
lectura lleno,
Requerimiento
de ''Pipeline'',
inversión de
bus de
datos[31:16]
13 Ground Ground
14 DBI_LO WBF#
Inversión de
bus de datos
[15:0], búfer de
escritura lleno

18. 15 SBA[0] SBA[1]
Dirección de
bus de banda
lateral
16 +3.3 V +3.3 V
17 SBA[2] SBA[3]
18 SB_STB SB_STB#
19 Ground Ground
20 SBA[4] SBA[5]
21no pus
ranuras
22 Reserved Reserved
Espacio de la
clave para
tarjetas AGP de
3.3 V
23 Ground Ground
24 +3.3 V aux Reserved
25 +3.3 V +3.3 V

19. 26 AD[31] AD[30]
Bus de
datos/direcciones
(la mitad de arriba)
27 AD[29] AD[28]
28 +3.3 V +3.3 V
29 AD[27] AD[26]
30 AD[25] AD[24]
31 Ground Ground
32 AD_STB[1] AD_STB[1]#
33 AD[23] C/BE[3]#
34 Vddq Vddq
35 AD[21] AD[22]
36 AD[19] AD[20]
37 Ground Ground
38 AD[17] AD[18]
39 C/BE[2]# AD[16]

20. 40 Vddq Vddq 3.3 o 1.5 V
41 IRDY# FRAME#
Iniciador listo,
Transferencia en
progreso
42 +3.3 V aux Reserved
Espacio de la clave
para tarjetas AGP
de 1.5 V
43 Ground Ground
44 Reserved Reserved
45 +3.3 V +3.3 V
46 DEVSEL# TRDY#
Objetivo
seleccionado,
Objetivo listo
47 Vddq STOP#
Objetivo requiere
parada
48 PERR# PME#
Error de paridad,
evento de
administración de
energía (opcional)
49 Ground Ground
50 SERR# PAR
Error de sistema,
paridad par para
transacciones PCI
(1x) únicamente

21. 51 C/BE[1]# AD[15]
Bus de
datos/direcciones
(mitad de abajo)
52 Vddq Vddq
53 AD[14] AD[13]
54 AD[12] AD[11]
55 Ground Ground
56 AD[10] AD[9]
57 AD[8] C/BE[0]#
58 Vddq Vddq
59 AD_STB[0] AD_STB[0]#
60 AD[7] AD[6]
61 Ground Ground
62 AD[5] AD[4]
63 AD[3] AD[2]
64 Vddq Vddq
65 AD[1] AD[0]
66 Vregcg Vrefgc
Referencias de
voltajes de
entrada/salida

22. CNR
Fecha de diseño: 2000
Diseñador: Intel

23. GRACIAS