✅ Para todos los ejercicios presentar Link de Simulación en Tinkercad compartido desde la cuenta del estudiante, que incluye circuito utilizado y código. ✅ Programar una máquina secuencial que debe detectar una clave correcta de 4 dígitos (1-2-3-4), cada vez que se detecta la clave se debe generar un pulso en la salida Puerta. La validación de la clave debe realizarse luego de ingresados 4 dígitos, si la clave es incorrecta se empezará a contar los Errores. Si el número de intentos fallidos de ingreso de la clave es mayor a 3, se deberá activar la salida Alarma la cual solo se deberá apagar al ingresar la clave correcta. ✅ Del anterior sistema ciberfísico, implementar el actuador utilizando conceptos de maquina secuencial.

1. TAREA 1
Máquinas de estado
Para todos los ejercicios presentar Link de Simulación en Tinkercad compartido
desde la cuenta del estudiante, que incluye circuito utilizado y código.
1
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110

2. 2
Maquina de Estados
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110
Memoria de
Estados
(SRAM)
Decodificador
de Salidas
(FLASH)
Decodificador
Estado
Siguiente
(FLASH)
Entradas
Estado
Siguiente
Estado
Actual Salidas
Maquina modelo Mealy
Memoria de
Estados
(SRAM)
Decodificador
de Salidas
(FLASH)
Decodificador
Estado
Siguiente
(FLASH)
Entradas
Estado
Siguiente
Estado
Actual Salidas
Maquina modelo Moore

3. 3
Diseño de Maquinas de Estado
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110
Entender los requerimientos del problema
y bajo que condiciones se generan las
salidas (Mealy o Moore).
Diagrama de Estados primitivo (suele tener
estados redundantes), con un estado inicial
al cual se debe regresar al encender la
fuente de poder, al presionar Reset o bajo
condiciones de las entradas.
Tabla de estados primitivo, para identificar y
eliminar estados redundantes. Redibujar el
Diagrama de Estados simplificado.
Asignar códigos/ID de estados y realizar la
implementación

4. 4
Tarea 1
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110
Del ejercicio visto en clase:
• Programar una máquina secuencial que debe detectar una clave correcta de 4 dígitos
(1-2-3-4), cada vez que se detecta la clave se debe generar un pulso en la salida Puerta.
La validación de la clave debe realizarse luego de ingresados 4 dígitos, si la clave es
incorrecta se empezará a contar los Errores. Si el número de intentos fallidos de ingreso
de la clave es mayor a 3, se deberá activar la salida Alarma la cual solo se deberá
apagar al ingresar la clave correcta.
Utilizando conceptos de maquina secuencial, agregar el almacenamiento en memoria
EEPROM del número de intentos fallidos para evitar que se borre al apagar el Sistema
Embebido. Además, validar que el contador de errores no se haga cero por desborde.
Sistema de
Seguridad
Dígito
Puerto Serial
Puerta
Alarma

5. 5
Tarea 2
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110
Del ejercicio visto en clase:
• Programar una máquina secuencial que debe detectar una clave correcta de 4 dígitos
(1-2-3-4), cada vez que se detecta la clave se debe generar un pulso en la salida Puerta.
La validación de la clave debe realizarse luego de ingresados 4 dígitos, si la clave es
incorrecta se empezará a contar los Errores. Si el número de intentos fallidos de ingreso
de la clave es mayor a 3, se deberá activar la salida Alarma la cual solo se deberá
apagar al ingresar la clave correcta.
Utilizando conceptos de maquina secuencial, agregar la opción de setear una clave
diferente dé activación, la misma que se deberá guardar en memoria EEPROM para
evitar que se borre al apagar el sistema Embebido. La opción de cambio de clave será
posible solo después de ingresar la clave correcta anterior.
Sistema de
Seguridad
Dígito
Puerto Serial
Puerta
Alarma

6. Sensor1
End Device
Sensor1
End Device
Sensor3
End Device
Sensor4
End Device
Actuator
(On/Off o PWM)
End Device
Coordinator
6
Tarea 3-8
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110

7. 7
Tarea 3
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110
ActuadorByte On/Off
Del anterior sistema ciberfísico, implementar el actuador utilizando conceptos de
maquina secuencial. La trama de comunicación que deberá recibir y ser validada es la
siguiente:
Start byte ID byte Byte Task Byte Data Byte Checksum
0x24 ($)
0x35 (5) – ED [Act.]
0x36 (6) – C
0x45 (E) – Write
0x00 – On
0x01 – Off
XOR (Start byte, ID
byte, byte Task, byte
Data)
• El actuador Podrá activar o desactivar una salida digital.

8. 8
Tarea 4
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110
ActuadorByte PWM
Del anterior sistema ciberfísico, implementar el actuador utilizando conceptos de
maquina secuencial. La trama de comunicación que deberá recibir y ser validada es la
siguiente:
Start byte ID byte Byte Task Byte Data Byte Checksum
0x24 ($)
0x35 (5) – ED [Act.]
0x36 (6) – C
0x45 (E) – Write
Duty Cycle
0x00 – 0%
.
.
0xFF – 100%
XOR (Start byte, ID
byte, byte Task, byte
Data)
• El actuador Podrá setear el duty cycle de una salida PWM.

9. 9
Tarea 5
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110
Del anterior sistema ciberfísico, implementar uno de los sensores utilizando conceptos de
maquina secuencial. La trama de comunicación que deberá recibir y ser validada es la
siguiente:
Start byte ID byte Byte Task Byte Data Byte Checksum
0x24 ($)
0x31 (1) – ED [Sens.1]
0x36 (6) – C
0x41 (A) – Read
0x00
.
0x30 (0)
.
0xFF ()
XOR (Start byte, ID
byte, byte Task, byte
Data)
SensorByte
Trama
Sensor
Luego de hacer la lectura del sensor, este End Device deberá responder con la misma
trama agregando el dato leído en Byte data.
• Cuando este End Device recibe la orden de lectura del sensor, deberá responder con la
misma trama de comunicación al coordinador incluyendo el dato leído.

10. 10
Tarea 6 (Adicional)
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110
Del anterior sistema ciberfísico, implementar uno de los sensores utilizando conceptos de
maquina secuencial. La trama de comunicación que deberá recibir y ser validada es la
siguiente:
Start byte ID byte Byte Task Byte Data Byte Checksum
0x24 ($)
0x32 (2) – ED [Sens.2]
0x36 (6) – C
0x41 (A) – Read
0x00
.
0x30 (0)
.
0xFF ()
XOR (Start byte, ID
byte, byte Task, byte
Data)
SensorByte
Trama
Sensor
Luego de hacer la lectura del sensor, este End Device deberá responder con la misma
trama agregando el dato leído en Byte data.
• Cuando este End Device recibe la orden de lectura, deberá responder con n tramas de
comunicación al coordinador que contienen los n datos almacenados en memoria
SRAM.
• El End Device deberá muestrear el sensor a una frecuencia de muestre (sps) de 15 Seg.

11. 11
Tarea 7 (Adicional)
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110
Del anterior sistema ciberfísico, implementar uno de los sensores utilizando conceptos de
maquina secuencial. La trama de comunicación que deberá recibir y ser validada es la
siguiente:
Start byte ID byte Byte Task Byte Data Byte Checksum
0x24 ($)
0x33 (3) – ED [Sens.3]
0x36 (6) – C
0x41 (A) – Read
0x42 (B) – Configure SPS
0x00
.
0x30 (0)
.
0xFF ()
XOR (Start byte, ID
byte, byte Task, byte
Data)
SensorByte
Trama
Sensor
Luego de hacer la lectura del sensor, este End Device deberá responder con la misma
trama agregando el dato leído en Byte data.
• Cuando este End Device recibe la orden de lectura, deberá responder con n tramas de
comunicación al coordinador que contienen los n datos almacenados en memoria
SRAM.
• El End Device deberá muestrear el sensor a la frecuencia de muestreo (sps) seteada
desde el coordinado en segundos (min 15seg y max 255 seg).

12. 12
Tarea 8 (Adicional)
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110
Del anterior sistema ciberfísico, implementar uno de los sensores utilizando conceptos de
maquina secuencial. La trama de comunicación que deberá recibir y ser validada es la
siguiente:
Start byte ID byte Byte Task Byte Data Byte Checksum
0x24 ($)
0x34 (4) – ED [Sens.4]
0x36 (6) – C
0x41 (A) – Read
0x42 (B) – Configure SPS
0x00
.
0x30 (0)
.
0xFF ()
XOR (Start byte, ID
byte, byte Task, byte
Data)
SensorByte
Trama
Sensor
Luego de hacer la lectura del sensor, este End Device deberá responder con la misma
trama agregando el dato leído en Byte data.
• Cuando este End Device recibe la orden de lectura, deberá responder con n tramas de comunicación al
coordinador que contienen los n datos almacenados en memoria SRAM.
• El End Device deberá muestrear el sensor a la frecuencia de muestreo (sps) seteada desde el coordinado en
segundos (min 15seg y max 255 seg).
• El valor de frecuencia de muestreo (sps) deberá ser almacenado en memoria EEPROM, para evitar que se borre
esta configuración en caso de que se apague este End Device.

13. 13
Recursos:
• Algunos contenidos vistos en clase como presentaciones,
ejercicios resueltos, entre otros. Serán almacenados y
compartidos en el siguiente Drive:
Sistemas Embebidos
011000010111001101100001011011100111101001100001
01101010011001010110000101101110