TAREA

1. TAREA DIGITALES
CIRCUITOS INTEGRADOS
Por:
ALEJANDRO TAMAYO FLOREZ
C.C: 1036662535.
Presentado al Profesora:
MELISA BARRERA
UNIVERSIDAD DE ANTIOQUIA
FACULTAD DE INGENIERÍA
2018-2

2. 1. Dentro de la familia de los TTL existen diferentes tipos de IC’s, donde la
diferencia la marca el número de compuertas que tiene cada una.
 SSI= menos de 10 compuertas lógicas por milímetro cuadrado
 MSI= menos de 100 compuertas lógicas por milímetro cuadrado
 LSI=100-1000 compuertas lógicas por milímetro cuadrado
 VLSI= más de 1000 compuertas lógicas por milímetro cuadrado
Para la construcción de los diferentes circuitos integrados (IC’s) se utilizan (tiny
transistors) que son transistores miniaturas para desarrollar el proceso de creación
de los circuitos integrados.
COMPUERTA AND-74LS08
 SN- fabricado por Texas instruments ( simplemente indica la empresa que
lo fabrica)
 74- indica que es un circuito integrado con tecnología TTL (lógica transistor
a transistor)
 LS-familia tecnológica

3. Cuadro resumido con las especificaciones de una compuerta SN74LS08 y
SN54LS08
2.
COMPARACION TTL-CMOS
 Si empezamos a hacer una comparación entre los dos tipos de tecnologías
debemos hablar del precio, los componente CMOS son más costosos en
comparación con los TTL pero a nivel de sistema, la tecnología CMOS es
más económica que la TTL.
 A la hora de la propagación de las ondas, los circuitos tienen un retraso entre
25ns a 50 ns mientras que los circuitos TTL tienen un retraso solo de 10ns,
siendo más rentables en este ámbito.
 Debido a que los tiempos de subida y bajada son mayores, la transmisión de
las señales digitales resulta más sencilla y barata con los chips CMOS.
 Los componentes TTL a diferencia de los CMOS son menos susceptibles a
daños por descargas electrostáticas, siendo los CMOS más factibles a sufrir
daños ante estas descargas.
 El voltaje nominal de los TTL es 5v mientras que los CMOS varían entre 3v
y 15v

4. 3.
 DIP (Dual in line Package)
Es una forma común en el encapsulamiento de circuitos integrados, consta
de un bloque con dos hileras de pines a los lados, la cantidad de los pines
depende del tamaño del circuito integrado y es usualmente útil para hacer
montajes en protoboards.
 QFP(Quad Flat Package)
Utilizado para montajes superficiales, la característica del QFP es que los
conectores de componentes se extienden por los 4 lados del circuito, los
pines se enumeran en sentido contrario a la aguja del reloj, siguiendo la guía
que tiene cada circuito. El circuito QFP es una mejora al circuito SOIC ya que
permite una mayor densidad de pines y por su característica principal utiliza
las 4 caras del circuito.
 LGA(Land Grid Array)
Se caracteriza por su baja inductancia, por tal motivo se utiliza en
aplicaciones que requieren alta velocidad, los pines van alineados en una
especie de formación en la parte inferior y no lleva pines de soldadura, por lo
cual reduce su altura de montura.
 PGA(Pin Grid Array)
Este tipo de empaquetado consta de una gran cantidad de pines de forma
vertical y horizontal en la parte inferior del circuito, es utilizado principalmente
para microprocesadores y circuitos integrados.

5. 4.
Con lo visto en las diapositivas encontramos la tabla de escala de integración,
donde dependiendo de la escala esta tiene una cantidad de compuertas por
chip y una diferente aplicación. Se verán algunas de estas a continuación:
5. Para la explicación del proceso de fabricación de los circuitos integrados se
tienen unos pasos vistos en el video que se denotaran a continuación:
 Se toma una wafer(oblea) de cualquier material semiconductor y se va a usar
la técnica de fotolitografía
 Se pone una capa de dióxido de silicio sobre el material semiconductor
 Después se pone una delgada capa de material foto resistente sobre el
dióxido de silicio
 Luego se coloca luz ultravioleta sobre el materia foto resistente donde esta
se comenzara a poner dura y no tendrá reacción química alguna.
 Se procede a remover el dióxido de silicio con una técnica especializada
 Finalmente las impurezas requeridas son agregadas y el proceso se repite
con diferentes trozos geométricos requeridos para completar el chip
 Al finalizar el proceso en cada figura geométrica, se unen con vapor de
aluminio y se encapsula el chip con un plástico protector
 Se procede a sacar las patas que vaya a tener el chip y quedara listo el
circuito integrado.

6. BIBLIOGRAFIA
 https://es.slideshare.net/Jockrlos2289/ttlcmos
 http://www.ti.com/product/sn74ls08
 https://www.carrod.mx/products/ci-ttl-compuerta-and-74ls08
 http://capsulacpu.blogspot.com/2011/04/dip-dual-in-line-package.html
 https://www.google.com.co/search?q=empaquetados+de+circuitos+int
egrados&source=lnms&tbm=isch&sa=X&ved=0ahUKEwiu4_mn-
djcAhXExVkKHUr2BlgQ_AUICigB&biw=1366&bih=662#imgrc=Yc4DiDb
AUkQHwM:
 Videos y diapositivas del classroom