1. SISTEMA DIGITAL<br />Trabajo 2<br />Tema 5: Interpretadores de Datos Digitales<br />Por:<br />Domingo, 23 Mayo 2010<br />INTERPRETADORES DE DATOS DIGITALES<br />5.1. CONSTRUCCIÓN LÓGICA DEL CODIFICADOR:<br />Un codificador es un circuito lógico combinacional, que permite el ingreso de datos en un determinado lenguaje y devuelve respuestas en otro en un lenguaje diferente, siendo este último un “comprimido” hecho por el codificador.<br />En forma general al Codificador se le ingresa 2n entradas y este regresa n salida. <br />CODIFICADOR2N ENTRADASN SALIDAS<br />CODIFICADOR DE 2 X 1: Este codificador presenta 2 entradas y una sola salida.<br />Codificador 2 x 1abF1<br />MODELO TABULARENTRADASSALIDASa bF11 00 101<br />MODELO CIRCUITAL<br />abF1<br />CODIFICADOR DE 4 X 2: Uno de los codificadores más simple, normalmente su usa de base para entender los codificadores que poseen mayor número de entradas. Este codificador posee 4 entradas, la cuales las reduce a 2 salidas.<br />MODELO TABULARENTRADASALIDASa b c dF1F20 0 0 1000 0 1 0010 1 0 0101 0 0 011<br />Codificador4 a 2abcdF2F1<br />MODELO CIRCUITAL:<br />aF2cdF1b<br />303339517145<br />3033395311150<br />CODIFICADOR DE 8 X 3: Codificador que posee 8 entradas y arroja solo tres salidas.<br />Codificador8 a 3abcdF3F1F2efgh<br />MODELO TABULARENTRADASSALIDASa b c d e f g hF1F2F3 0 0 0 0 0 0 0 1000 0 0 0 0 0 0 1 0001 0 0 0 0 0 1 0 0010 0 0 0 0 1 0 0 0011 0 0 0 1 0 0 0 0 100 0 0 1 0 0 0 0 0101 0 1 0 0 0 0 0 0110 1 0 0 0 0 0 0 0 111<br />bacdgefh<br />2995930126746029959306870702995930115570<br />F1<br />F2<br />F3<br />5.2. PROCESAMIENTO DIGITAL EN EL CODIFICADOR: <br />El proceso que hace el codificador digital es el de compactar información, lo cual permite que se introduzca en una de sus entradas un nivel activo que puede ser un dígito (sea este decimal u octal) devolviendo una salida codificada (que se podría entender por comprimida, ya que reduce el número de entradas, y así disminuye el número de salidas) como un BCD o un binario.<br />O en casos especiales de construcción, el codificador digital se adapta para recibir símbolos o letras y nos devuelve valores binarios.<br />En este tipo de procesamiento se hace necesario en la mayor parte de casos el uso de una entrada de habilitación (enable), el cual permite el mejor manejo del codificador (ya que controla la cadena de entradas) y a la vez permite la conexión o desconexión del dispositivo.<br />Procesamiento digital en el decodificador 2x1 con enable:<br />Codificador1x2E0E1S1<br />COD_21 (E1, E0, X)<br />COD_21 (0, 1, 0)E1’, E0: X 0<br />COD_21 (1, 0, 1)D1, D0’: X 1<br />E <br />COD_21 (E, E0, E1, S1)<br />COD_21 (0, (0,1), (0,1), 0): x 0<br />COD_21 (1, 0,1, 0): x 0 <br />COD_21 (1, 1 ,0 ,1): x 1<br />COD_21 (1, 1, 0,1)=E, ab’: F1 1<br />Procesamiento digital en el Codificador 4x2 con Enable: <br />Codificador4 a 2abcdF2F1<br />E<br />COD_42 (E, d, c, b, a, F1, F2)<br />COD_42 (E, (0,1), (0,1), (0,1), (0,1), 0, 0)<br />COD_42 (1, 0, 0, 0, 1, 0, 1)=E, d’, c’, b’, a: F1, F2 0,0<br />COD_42 (1, 0, 0, 1, 1, 0, 1)=E, d’, c’, b, a’: F1, F2 0,1<br />COD_42 (1, 0, 1, 0, 1, 1, 0)=E, d’, c, b’, a’: F1, F2 1,0<br />COD_42 (1, 1, 0, 0, 1, 1, 0)=E, d, c’, b’, a’: F1, F2 1,1<br />5.3. EL CODIFICADOR EN EL SISTEMA DIGITAL: <br />En una forma general la codificación digital consiste en la traducción de los valores de tensión eléctrica analógicos que ya han sido cuantificados (ponderados) al sistema binario, mediante códigos preestablecidos.<br />Siendo más específico el codificador, realiza varias codificaciones simultáneas (existe más de una señal activa), para lo cual este tiene que “priorizar” tanto las entradas como las salidas.<br />Esto quiere decir, que al haber más de una entrada activada, el codificador producirá una salida correspondiente al dígito de más alto orden que se encuentre activo, e ignorará cualquier otra entrada de menor orden que este activa al mismo tiempo.<br />La muestra más común y didáctica de ver cómo opera un codificador en un sistema digital es la codificación en un teclado numérico, en el cual se puede obtener una combinación BCD de las diez entradas que posee, siendo reducidas a un código binario entendió por la máquina, con esto se demuestra también que el codificador hace la conversión de un sistema de daros a otro distinto. Como tabla:<br />ENTRADASALIDA9 8 7 6 5 4 3 2 1 0Y4 Y3 Y2 Y10 0 0 0 0 0 0 0 0 10 0 0 00 0 0 0 0 0 0 0 1 X0 0 0 10 0 0 0 0 0 0 1 X X0 0 1 00 0 0 0 0 0 1 X X X0 0 1 10 0 0 0 0 1 X X X X0 1 0 00 0 0 0 1 X X X X X0 1 0 10 0 0 1 X X X X X X0 1 1 00 1 X X X X X X X X1 1 1 01 X X X X X X X X X1 0 0 1<br />Gráficamente el proceso se podría representar de la siguiente manera:<br />Teclado NuméricoCódigoSistema DigitalTeclado AlfanumCOD PrioridadDecodif.1 2 3 4 5 67 8 9Decimal a BCDEntradaBus de DatosBuffer ROM<br />CODIFICADOR MSI decimal – BCD:<br />AEl 74HC147 es un codificador con prioridad con entradas activas a nivel bajo (0) para los dígitos decimales del 1 al 9, y salidas BCD activas a nivel bajo. Este tipo de salidas BCD cero se obtiene cuando ninguna de las entradas esa activa. <br />2178685180975<br />-66040356870<br />Por ejemplo, tenemos un pequeño problema planteado si tenemos niveles bajos en los pines 1,4 y 13 del 74HC147, tomando de base el diseño de la figura, y todos los demás son de nivel alto, entonces seleccionaremos el pin que tenga el valor más alto de entrada y este es el pin 4 ya que representa al 7 decimal, por lo tanto el nivel de salida prioritario será el correspondiente al pin 4. Y por orden de salida tendremos que A0 es el bit menos significativo y A3 sería el bit más significativo. <br />3091815-147320CODIFICADOR MSI 8 líneas a 3 líneas:<br />El codificador 74F148 presenta una prioridad que tiene 8 entradas activas de bajo nivel y tres salidas binarias a bajo nivel. Este dispositivo es usado para convertir entradas octales en código binario de 3 bits. Para esto, la entrada de activación Enable Input (EI), debe estar activa en un nivel bajo.<br />5.4. CONSTRUCCIÓN LÓGICA DEL DECODIFICADOR: Un decodificador es un circuito integrado por el que se introduce un número y se activa una y sólo una de las salidas, permaneciendo el resto desactivadas. En su forma general el decodificador posee, líneas de entrada para gestionar n bits, y en una de las 2n líneas de salida indica la presencia de una o más combinaciones de “n” bits.<br />2n Salidasn EntradasDecodificador<br />DECODIFICADOR DE 1X2.<br />E0S0S1Decodificador 2x1<br />MODELO TABULAR ENTRADASSALIDASE0S1 S2010 01 0<br />DECODIFICADOR DE 2 A 4: Uno de los decodificadores más simples presenta 2 entradas y 4 salidas:<br />Decodificador2x4E0E1S3S2S1S0<br /> <br /> TABLA DE VERDADENTRADASSALIDASE0 E1S1 S2 S3 S40 00 0 0 10 10 0 1 01 00 1 0 01 11 0 0 0<br />DECODIFICADOR DE 3 A 8:<br />Decodificador3x8E0E1S0S3S2S1E2S5S4S6S7<br /> <br />TABLA DE VERDADE0 E1 E2S0 S1 S2 S3 S4 S5 S6 S70 0 00 0 0 0 0 0 0 10 0 10 0 0 0 0 0 1 00 1 00 0 0 0 0 1 0 00 1 10 0 0 0 1 0 0 01 0 00 0 0 1 0 0 0 01 0 10 0 1 0 0 0 0 01 1 00 1 0 0 0 0 0 01 1 11 0 0 0 0 0 0 0<br />5.5. PROCESAMIENTO DIGITAL EN EL DECODIFICADOR: Este proceso se da en forma contraria al codificador, al tener N entradas el decodificar arrojará 2N salidas. Para esto el decodificador cuenta con una entrada de validación Enable, el cual funciona como un interruptor de encendido o apagado. <br />Se pueden presentar dos tipos de decodificación activa:<br />DECODIFICACIÓN ACTIVA EN NIVEL BAJO: Al usar compuertas NAND, en lugar de AND en el decodificador, producirá un proceso de decodificación de bajo nivel, es decir que si una salida está activa por ella sale un ’0’, y si está desactivada por ella saldrá un ’1 ’.<br />DECODIFICACIÓN ACTIVA EN NIVEL ALTO: Este tipo de decodificador produce salidas Altas para indicar una detección. Para esto se utilizan compuertas AND. Esto equivale a decir que en el proceso de decodificación sucede que si una salida está activa por ella sale un ’1’, y si está desactivada por ella saldrá un ’0 ’.<br />DECODIFICADOR DE 1 A 2<br />E0S0S1Decodificador 2x1<br />Modelo en Circuito:<br />E1S1S0<br />DEC_ 12(e, e, S1, S2) <br />DEC- 12(0, (0,1)0,0)<br />DEC_12 (1, 0, 0,1)<br />DEC_ 12 (1, 1, 1, 0) <br /> : S1, S2 00<br />EX : S1, S2 01<br />EX : S1, S2 1e<br />DECODIFICADOR DE 2 A 4<br />E0E1Decodificador2x4S3S2S1S0<br />DEC_ 24 (E, X, Y, S3, S2, S1, S0)<br />DEC_24 (0, (0,1), (0,1), 0, 0, 0, 0)<br />DEC_24 (1, 0, 0, 0, 0, 0,1)<br />DEC_24 (1, 0, 1, 0, 0, 1, 0, 0)<br />DEC_24 (1, 1, 0, 0, 1, 0, 0)<br />DEC_24 (1, 1, 1, 1, 0, 0, 0)<br />Modelo de Circuitos:<br />E0E1E’0E’1S0S1S3S2<br />DECODIFICADOR DE 3 A 8:<br />E<br />Decodificador3x8E0E1S0S3S2S1E2S5S4S6S7<br />DEC_38 (E, X, V, Z, S7, S6, S5, S4, S3, S2, S1, S0) <br />DEC_38 (0, (0, 1), (0, 1), 0, 0, 0, 0, 0, 0, 0, 0, 0) <br />DEC_38 (1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1) <br />DEC_38 (1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 1, 0) <br />DEC_38 (1, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0)<br />DEC_38 (1, 0, 1, 1, 0, 0, 0, 0, 1, 0, 0, 0)<br />DEC_38 (1, 1, 0, 0, 0, 0, 0, 1, 0, 0, 0, 0)<br />DEC_38 (1, 1, 0, 1, 0, 0, 1, 0, 0, 0, 0, 0)<br />DEC_38 (1, 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0)<br />E: S0=S1=S2= S3=S4=S5=S6)<br /> <br />E’1E’0E0E’2E2E0E1<br />S0<br />S1<br />S2<br />S3<br />S4<br />S5<br />S6<br />S7 <br />DECODIFICADOR 2X4 CON ENABLE Y VALIDACIÓN ACTIVA DE NIVEL BAJO:<br />151892064135<br />Este decodificador funcionará siempre que esta entrada esté a ’0’ y todas sus salidas permanecerán desactivadas cuando la entrada de validación esté a ’1<br />Las ecuaciones de este decodificador irán multiplicadas por siendo ENA la entrada de validación:<br />’<br />Cuando por la entrada se introduce un ’1’, todas las salidas irán multiplicadas por , que vale ’0’ y todas ellas valdrán ’0’. Si se introduce un ’1’, las ecuaciones serán las de un decodificador de 2 a 4.<br />5.6. EL DECODIFICADOR EN EL SISTEMA DIGITAL: El decodificador aquí actúa de manera diferente al codificador, permite detectar una determinada combinación de bits a la entrada, y señalar la presencia de ese código activando una determinada línea de salida.<br />459105683895DECODIFICADOR BINARIO BÁSICO: Para este tipo de decodificador se utiliza, una puerta AND como elemento básico para la decodificación, ay que produce un nivel de salida alto solo cuando sus entradas están a nivel Alto. <br /> <br />DECODIFICADOR DE 4 BITS: Este decodificador presenta 4 entradas y 16 salidas, en el proceso de decodificación solo se activa una de las dieciséis posibles salidas. Se necesitamos una salida a nivel Bajo por cada número decodificado, el decodificador completo se puede implementar mediante puertas NAND e inversores. SI es al contrario y se requiere una salida Alta, se pueden utilizar puertas AND.<br />-562610131445<br />EL DECODIFICADOR BCD A DECIMAL: Su operación principal es convertir cada código BCD, en uno de los diez posibles dígitos decimales. Frecuentemente se le denomina decodificador de 4 a líneas a 10 líneas.<br />Dígito DecimalCódigo BCDFunción de DecodificaciónA3 A2 A1 A0 00 0 0 0666750-8699510 0 0 120 0 1 030 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1<br />Decodificador básico de dos entradas y cuatro salidas construido a partir de compuertas NAND<br />42449751021080En un sistema digital, como puede ser nuestro PC, se pueden transmitir tanto instrucciones como números mediante niveles binarios o trenes de impulsos. Si, por ejemplo, los cuatro bits de un mensaje se disponen para transmitir órdenes, se pueden lograr 16 instrucciones diferentes, esto es lo que denominábamos, información codificada en sistema binario. Otras veces nos interesa que un conmutador de varias posiciones pueda funcionar de acuerdo con este código, es decir, para cada uno de los dieciséis códigos debe ser excitada una sola línea. A este proceso de identificación de un código particular se le denomina decodificación.<br />Dicho de otra manera, un decodificador realiza la función opuesta a la de codificar, es decir, convierte un código binario de varias entradas en salidas exclusivas. Podemos distinguir dos tipos básicos de decodificadores:<br />Los excitadores (DRIVERS) que controlan algún dispositivo. <br />Los no excitadores, los que no se usan para dicho fin.<br /> En el primero de los casos tenemos, por ejemplo, aquellos cuya misión es convertir el código BCD de sus entradas al formato de salida necesario para excitar un visualizador numérico o alfanumérico.<br />5.7. COMENTARIOS SOBRE EL TEMA:<br />Nos ha permitido conocer el tema sobre codificadores y decodificadores, a un nivel medio, ya que aún hay partes que no se han aclarado del todo.<br />Creemos que con una demostración física de algunos de los tipos de codificadores y decodificadores, se podría optimizar el aprendizaje.<br />Al aplicar la Lógica de Boole, nos ha llevado a manejar un nuevo tipo de lógica llamada “lógica discreta”. <br />5.8. CONCLUSIONES:<br />El tema de codificadores y decodificadores es importante dentro del curso ya que nos permite saber sobre el manejo de fijo de datos, y la forma en que comienza a funcionar un determinado circuito.<br />Un codificador “comprime” datos y un decodificador de alguna manera “los expande”, esto con un código independiente, como en la mayoría de casos que hemos visto, el código binario. <br />Los decodificadores en su aplicación dan pie a los Des-multiplexores y los Codificadores generan con su aplicación a los Multiplexores.<br />Aún nos falta manejar los mapas de Karnauhg, para manejar de mejor manera la lógica con que funcionan los dispositivos estudiados.<br />Mayormente en los sistemas digitales se utilizan controladores del flujo de datos (Enable), para poder dar un mejor manejo a los codificadores y decodificadores.<br /> <br />,<br />5.9. REFERENCIAS BIBLIOGRAFICA<br />[1] Benice, Daniel (1976). Introducción a las Computadoras y Procesos de Datos (Segunda Edición). España: Prentice Hall International<br />[2] Wollard, Barry G. (1985). Circuitos Integrados Digitales y Computadoras (Cuarta Edicion). Paraninfo<br />[3] Floyd, Tomas L. (2000). Fundamentos de Sistemas Digitales (Setima Edicion). España: Prentice Hall International<br />