La memoria DRAM almacena cada bit de datos en un capacitor separado dentro de un circuito integrado. Requiere refrescar periódicamente la carga de los capacitores para evitar que se pierda la información. Está compuesta de celdas que contienen un transistor y un condensador para almacenar un bit. Las celdas se organizan en matrices accesibles mediante filas y columnas. La lectura implica cargar la fila seleccionada y medir los cambios en las columnas, mientras que la escritura carga o descarga los capacitores seg

1. Universidad técnica de Cotopaxi
Unidad académica de ciencias de las ingenierías y aplicadas
Ingeniería electromecánica
Asignatura: Sistemas digitales
Tema: memoria DRAM
Alumno: Juan Guerra
Fecha: 04 de Febrero del 2015
Latacunga - ecuador

2. DRAM
• (Dynamic random access memory - Memoria
de acceso aleatorio dinámica).
• Tipo de memoria RAM más usada. Almacena
cada bit de datos en un capacitor separado
dentro de un circuito integrado. Dado que los
capacitores pierden carga, eventualmente la
información se desvanece a menos que la
carga del capacitor se refresque y cargue
periódicamente (períodos cortísimos de
refresco).

3. • Por este requerimiento de refresco es llamada
memoria dinámica que es opuesta a las SRAM
y otras memorias estáticas.

4. Funcionamiento
• La celda de memoria es la unidad básica de
cualquier memoria, capaz de almacenar un Bit en
los sistemas digitales. La construcción de la celda
define el funcionamiento de la misma, en el caso
de la DRAM moderna, consiste en un transistor
de efecto de campo y un condensador. El
principio de funcionamiento básico, es sencillo:
una carga se almacena en el condensador
significando un 1 y sin carga un 0. El transistor
funciona como un interruptor que conecta y
desconecta al condensador.

5. • Este mecanismo puede implementarse con dispositivos
discretos y de hecho muchas memorias anteriores a la
época de los semiconductores, se basaban en arreglos
de celdas transistor-condensador.
• Las celdas en cualquier sistema de memoria, se
organizan en la forma de matrices de dos dimensiones,
a las cuales se accede por medio de las filas y las
columnas. En la DRAM estas estructuras contienen
millones de celdas y se fabrican sobre la superficie de
la pastilla de silicio formando áreas que son visibles a
simple vista. En el ejemplo tenemos un arreglo de 4x4
celdas, en el cual las líneas horizontales conectadas a
las compuertas de los transistores son las llamadas filas
y las líneas verticales conectadas a los canales de los
FET son las columnas.

6. • Para acceder a una posición de memoria se
necesita una dirección de 4 bits, pero en las
DRAM las direcciones están multiplexadas en
tiempo, es decir se envían por mitades. Las
entradas marcadas como a0 y a1 son el bus de
direcciones y por el mismo entra la dirección
de la fila y después la de la columna. Las
direcciones se diferencian por medio de
señales de sincronización llamadas RAS (del
inglés Row Address Strobe) y CAS (Column
Address Strobe) que indican la entrada de
cada parte de la dirección.

7. Los pasos principales para una lectura son:
• Las columnas son precargadas a un voltaje igual a la mitad del
voltaje de 1 lógico. Esto es posible ya que las líneas se comportan
como grandes condensadores, dada su longitud tienen un valor más
alto que la de los condensadores en las celdas.
• Una fila es energizada por medio del decodificador de filas que
recibe la dirección y la señal de RAS. Esto hace que los transistores
conectados a una fila conduzcan y permitiendo la conexión eléctrica
entre las líneas de columna y una fila de condensadores. El efecto
es el mismo que se produce al conectar dos condensadores, uno
cargado y otro de carga desconocida: se produce un balance de que
deja a los dos con un voltaje muy similar, compartiendo las cargas.
El resultado final depende del valor de carga en el condensador de
la celda conectada a cada columna. El cambio es pequeño, ya que la
línea de columna es un condensador más grande que el de la celda.

8. • El cambio es medido y amplificado por una
sección que contiene circuitos de realimentación
positiva: si el valor a medir es menor que el la
mitad del voltaje de 1 lógico, la salida será un 0, si
es mayor, la salida se regenera a un 1. Funciona
como un redondeo.
• La lectura se realiza en todas las posiciones de
una fila de manera que al llegar la segunda parte
de la dirección, se decide cual es la celda
deseada. Esto sucede con la señal CAS. El dato es
entregado al bus de datos por medio de la lineo
D.O. y las celdas involucradas en el proceso son
reescritas, ya que la lectura de la DRAM es
destructiva.

9. • La escritura en una posición de memoria tiene
un proceso similar al de arriba, pero en lugar
de leer el valor, la línea de columna es llevada
a un valor indicado por la línea D.I. y el
condensador es cargado o descargado. El flujo
del dato es mostrado con una línea gruesa en
el gráfico.