1. Proyecto 3:
1 Bit Register:
En este circuitounmultiplexortoma la señal de entrada y una señal de salida para mandarla a un
DFF, el multiplexor utiliza de sel al load del circuito.
16 Bits. Register:
Este implementa los 1 Bit register. Para almacenar 16 bits de acuerdo con el reloj del circuito,
recordando que son circuitos secuenciales.
2. RAM 8:
En este circuito,se implementanunDmux,del cual utiliza la señal de entrada el Load del circuito,
para mandarloa las salidasdependiendo de los sel, en este caso adrres[0..2], luego estas salidas
del Dmux,serán losloadde cada 16 bitregister(816 bitregister),utilizaránlaseñal de entrada IN
del circuitoy luegounMux delegarácual eslaseñal que sale utilizandocomosel,el mismo sel del
Dmux, es decir Address[0..2].
RAM 64:
Tiene uncomportamientosimilaralaRAM8 peroeneste caso ya se implementanestasmismasen
vezde los “16 bitsregister”,son 8 RAM8, que se conectan de la misma manera. Un Dmux, que en
la entrada recibe el load del circuito, luego como sel tiene a Address [0..2], los RAM8 reciben la
señal de entrada del circuito y en el load, las salidas del Dmux que son designadas con el
Address[3..5].Luegolassalidasde cadaunolosrecibencomoentradasel Mux que tiene de sel los
mismos que el Dmux, y por último la salida Out.
3. RAM 512 y 4K:
Al igual que en las RAManteriores, se implementan con unas de menor peso para aumentar el
tamaño total de la memoria.
1 Dmux con in:load, sel: Address[0..2], y las salidas que son el load de las 8 RAM. En el caso de la
512 son 8 RAMde 512, y en el de 4K son las de 512. Las 8 RAMutilizan el Address[3..8] para 512 y
Address[3..11] para el 4K, por último el Mux que recibe las 8 salidas de las RAM, como sel:
Address[0..2] y el Out del circuito.
4. RAM 16K:
En este caso soloutiliza 4 RAM, que son de 4K, Utiliza un Dmux con entrada load del circuito y de
sel,Address[0..1],encadaload de lasRAM 4K son lassalidasdel Dmux, la señal de entrada de las
RAMson las In del circuito, al igual que en las RAManteriores requieren de loads, y estas se
delegan con el Address [2..13] y por ultimo el Mux que delega que señal sale, con el mismo
address del Dmux, y la salida Out del circuito.
PC:
Por últimoel Pc,el cual tiene pararecibirlasseñalesde entrada:inc,load,
resety el In.Y de salidael out.
Este circuitoes secuencial comotodoslosanteriores,porlotantoconserva
la señal de salida.
Este circuitoestá compuestopor3 Mux, 1 registery1 Inc.
El Mux principal,esel que recibe laseñal que viene del circuitoyel false,
controladoporel RESET, que esel que designasi estáapagadoo encendido
el circuito.
Si el RESET es0, puede seguirfuncionandoyllevalaseñal al register,este
almacenay envíade salidauna señal de Out, estase divide enlaque se
muestray enla que se utilizapararetroalimentarel circuitollamadaOUT2,
nuevamente el OUT2se divide en2 señales,enlaque se incrementaylaque no.La que se
incrementapasaporel Inc y la que no va al siguiente Mux,que recibe comoentradasel OUT2 y la
señal OUT2(Incrementada),este Mux tiene comoselectoral Incdel circuito.Luegode estola señal
va al próximoMux que esel de Load, quiendecide si recibe estaseñal retroalimentadaolanueva
señal,pormediodel sel de ese Mux que esel Load.