La arquitectura RISC (Reduced Instruction Set Computer) se caracteriza por un conjunto reducido de instrucciones simples que se ejecutan en un ciclo de reloj, y se originó en los años 80 en universidades como Berkeley y Stanford. Ofrece ventajas como menor consumo de potencia y costeo reducido de desarrollo, aunque presenta desventajas como menor densidad de código y la incapacidad de ejecutar código x86. A medida que la tecnología avanza, se espera que los microprocesadores RISC adquieran más relevancia, aunque los CISC mantienen un mercado de software amplio.

1. John Denis Suarez Ortiz
Dorvin Eduardo Bardales Lucana
Arquitectura Risc
MICROPROCESADORES
Ingeniería de Sistemas y Telemática
http://heroepatriota.blogspot.com
Ing. Marco Aurelio Porro Chulli
http://jhonsuarezortiz.blogspot.com

2. 1.1. Definición.
Repertorio de instrucciones lo más reducido posible con un alto porcentaje que se completan en
un ciclo de reloj. El hecho de tener actualmente mecanismos rápidos de acceso a memoria, buses
de alta velocidad y compiladores especializados en estas arquitecturas, hace que los ordenadores
RISC obtengan mejores rendimientos. Cualquier tarea necesita más instrucciones en RISC que en
CISC, ya que en RISC las instrucciones son más elementales.
1. Contenido.

3. 1.2. Características.
Características de las RISC que la distinguen de la CISC
 Todas las instrucciones. Son de long. Fija = 1 palabra
 Todas las instrucciones ejecutan instrucciones simples, en una estructura segmentada se
realizan en 1 ciclo de reloj, las operaciones complejas son convertidas por el compilador en
instrucciones simples.
 Todos los operandos están contenidos en registros antes de iniciar las operaciones.
 Los modos de direccionamiento son los más simples.
 Existe gran cantidad de registros de uso general, las operaciones aritméticas utilizan las
variables temporarias que están en los registros en lugar de tenerlas en una pila en MC
 Modelo de conjunto de instrucciones Load/Store (Cargar/Almacenar). Arquitectura no
destructiva de tres direcciones.
 Instrucciones simples, de formato fijo, con pocos modos de direccionamiento.
 Ausencia de microcódigo.
 Ejecución en conductos (pipelined).
 Ejecución en ciclos únicos.

4. 1.3. Principios.
Los inicios de la tecnología RISC surgen en el ambiente académico, en1980, en
la Universidad de Berkeley California, donde el Dr. David A. Patterson inició un proyecto
denominado RISC I, obteniendo resultados en tan solo 19 meses, seguido por RISC
II, SOAR Smalltalk on a RISC y SPUR (Symbolic Processing on a RISC), pero simultáneamente,
en la Universidad de Stanford, el Dr. John Hennesyinició también un proyecto de
implementación RISC, denominadoMIPS, seguido por el sistema MIPS-XMP, enfocados hacia el
proceso simbólico, demostrando así las capacidades de velocidad de la arquitectura RISC.
Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y
en concreto,el llamado Hennesy fué uno de los fundadores de MIPS Computer Systems,
mientras Patterson actuaba de asesor durante el desarrollo del primer SPARC.

5. 1.4. Multiproceso Memoria caché.
Casi todos los RISC cuentan con coprocesadores de punto flotante (uno o dos). Algunas
implementaciones de los multiprocesadores cuentan con un array de varios procesadores RISC
con memoria propia en un solo circuito. Una unidad de ejecución escalar obtiene las
instrucciones y provee el control para este array. Dos chips para manejo de cache y de
memoria; uno maneja los accesos a datos a cache y a memoria, y el otro maneja los accesos a
instrucciones en cache y memoria, esto permite por tanto superponer los accesos a datos e
instrucciones.

6. 1.5. Ventajas.
Ventajas (Según Patterson)
 Oblea más pequeña. Un diseño entra antes en una determinada tecnología de integrados. Al
evolucionar la tecnología permite incorporar cache, fp, etc. Menor consumo de potencia.
 Tiempo de desarrollo más corto. Por tanto es más barato y mejor sintonizado con la
tecnología.
 Mayor performance (discutible). Argumento: más simple implica más rápido. Hicieron uno
simple y comprobaron que al agregar instrucciones complejas desmejorada.
1.6. Desventajas.
 Menor densidad de código (discutible). Importante si la disponibilidad de memoria es crítica.
Ocasiona un menor rendimiento de cache de instrucciones. ARM Thumb.
 No ejecutan código x85. Puede utilizarse simulación por software, pero no se puede fabricar
una IBM PC compatible

7. 2. Resumen.
La arquitectura RISC (Reduced Instruction Set Computer - Computadora con Conjunto de
Instrucciones Reducido). Es un tipo de diseño de CPU generalmente utilizado en
microprocesadores o microcontroladores con las siguientes características fundamentales:
 Instrucciones de tamaño fijo y presentado en un reducido número de formatos.
 Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.
Summary.
The RISC (Reduced Instruction Set Computer - Computer with Reduced Instruction Set). It is a
type of CPU design generally used in microprocessors or microcontrollers with the following key
features:
 Instructions fixed size and presented in a limited number of formats.
 Only load and store instructions access the data memory.

8. 4. Recomendaciones.
Cada usuario debe decidirse a favor o en contra de determinada arquitectura de procesador en
función de la aplicación concreta que quiera realizar. Esto vale tanto para la decisión por una
determinada arquitectura CISC o RISC, como para determinar si RISC puede emplearse en forma
rentable para una aplicación concreta.
 Nunca será decisiva únicamente la capacidad de procesamiento del microprocesador, y sí la
capacidad real que puede alcanzar el sistema en su conjunto.
 Los costos, por su parte, también serán evaluados.
Supongamos por ejemplo, que el precio de un procesador sea de $500.00 USD, éste será
secundario para un usuario que diseña una estación de trabajo para venderla después a un
precio de $100 000.00 USD. Su decisión se orientará exclusivamente por la potencialidad de este
procesador.
Si bien el campo de aplicaciones de las arquitecturas RISC de alta capacidad crece con fuerza,
esto no equivale al fin de otras arquitecturas de procesadores y controladores acreditadas que
también seguirán perfeccionándose, lo que si resulta dudoso es la creación de familias CISC
completamente nuevas.

9. 6. Apreciación del equipo.
Para la realización de este trabajo se tuvo que realizar una investigación muy minuciosa,
recopilando la mejor información para formar de esta manera un trabajo muy compacto para
todos los lectores, esperando que les sea de gran ayuda en algún trabajo que necesiten.
5. Conclusiones.
Hoy en día, los programas cada vez más grandes y complejos demandan mayor velocidad en
el procesamiento de información, lo que implica la búsqueda de microprocesadores más
rápidos y eficientes.
Los avances y progresos en la tecnología de semiconductores han reducido las diferencias en
las velocidades de procesamiento de los microprocesadores con las velocidades de las
memorias, lo que ha repercutido en nuevas tecnologías en el desarrollo de
microprocesadores. Hay quienes consideran que en breve los microprocesadores RISC
sustituirán a los CISC, pero existe el hecho que los microprocesadores CISC tienen
un mercado de software muy difundido.

10. 7. Glosario de términos.
Segmentación: Es un esquema de manejo de memoria mediante el cual la estructura del
programa refleja su división lógica
Paralelismo: es una forma de computación en la cual varios cálculos pueden realizarse
simultáneamente, basado en el principio de dividir los problemas grandes para obtener varios
problemas pequeños, que son posteriormente solucionados en paralelo

11. 6. Linkografía.
· Tanembaum, Andrew S. (1992)
"Organización de Computadoras. Un Enfoque Estructurado"
Ed. Prentice Hall.
· 2. Rolf Jurgen B.
"Del CISC al RISC: Aumento explosivo de la potencia en los microprocesadores"
Revista Siemens Año 51 Enero/Marzo 1991. Siemens Aktiengesellschaft. Munich, RFA
· http://www.employees.org/~vivek/html/risc.html
https://www.ecured.cu/RISC
· http://webopedia.internet.com/TERM/R/RISC.html
· http://kandor.isi.edu/aliases/PowerPC_Programming_Info/intro_to_risc/irt5_ri sc2.html
· http://www.mips.com/
· http://www.usarc.army.mil/99thrsc/DSCIM/rschtml/hardhtml/risc.htm
· http://www-flash.stanford.edu/~jlh/
· http://www.cs.washington.edu/homes/lazowska/cra/risc.html
· http://www.cs.berkeley.edu/~pattrsn/