SlideShare una empresa de Scribd logo
CELERON PPGA370, PENTIUM III
FCPGA, CYRIX III
ARQUITECTURAS DE COMPUTADORAS
• ARQ. VON NEUMANN: Ejecución secuencial de las
instrucciones de un programa
• AVANCES EN LAS ARQ. ACTUALES:
– SEGMENTACIÓN DE INSTRUCCIONES (pipelining): Las inst.
comparten el mismo hardware pero se encuentra en distintas
fases de ejecución
– EJECUCIÓN SUPERESCALAR: varias inst. se ejecutan
simultáneamente utilizando distintos elementos de hardware
– PALABRAS DE INSTRUCCIÓN MUY LARGAS (VLIW, very
long instruction word): cada palabra especifica varias
instrucciones (de menor tamaño) que se ejecutan en forma
simultanea
ARQUITECTURAS
ARQUITECTURAS RISC/CISC
CISCSec. µprogramado
RISCSec. Cableado
• CISC (Complex Instruction Set Computer) repertorio
muy amplio de instrucciones muy complejas y potentes.
El diseño de esta arq. Está marcado por la tecnología
existente en los años 60.
• RISC (Reduced Instruction Set Computer) repertorio de
instrucciones lo más reducido posible con un alto
porcentaje que se completan en un ciclo de reloj
– El hecho de tener actualmente mecanismos rápidos
de acceso a memoria, buses de alta velocidad y
compiladores especializados en estas arquitecturas,
hace que los ordenadores RISC obtengan mejores
rendimientos.
– Cualquier tarea necesita más instrucciones en RISC
que en CISC, ya que en RISC las instrucciones son
más elementales.
ARQUITECTURAS RISC/CISC
LENGUAJE DE ALTO NIVEL
COMPILADOR
INTERPRETE
LENGUAJE DE MÁQUINA
COMPILADOR
programa que toma como entrada
un texto escrito en un lenguaje,
llamado fuente y da como salida
otro texto en un lenguaje,
denominado objeto.
INTÉRPRETE: Analiza el programa fuente y lo ejecuta
directamente, sin generar ningún código equivalente
La brecha semántica
Assembler -
ensamblador
Lenguaje de MUY ALTO NIVEL: PROCESARORES DE TEXTO,
PLANILLAS DE CALCULO, etc
CISC Y RISC
• Los avances en la tecnología electrónica, redujo la
diferencia en la velocidad de procesamiento de los
microprocesadores con las velocidades de las
memorias, lo que repercutió en el desarrollo de los
microprocesadores.
• Posiblemente en breve los microprocesadores RISC
sustituirán a los CISC. Pero los microprocesadores
CISC tienen un mercado de software muy difundido,
esto limitará la sustitución en lo inmediato.-
• En los términos complejo y reducido, se deben tomar
como referencia las instrucciones y también la
complejidad del hardware del procesador.
CISC Y RISC
• La comparación entre CISC y RISC no es algo
simple, ya que no es sólo una cuestión de
diferencias en el conjunto de instrucciones,
puesto que es fundamental resaltar el mejor uso
y aprovechamiento de los recursos del silicio, es
decir, menor tiempo de diseño y empleo de
menor número de transistores, lo que redunda
en menor número de errores de diseño y menor
tiempo de ejecución para instrucciones
individuales.
CISC Y RISC
• Con tecnologías de semiconductores
comparables e igual frecuencia de reloj,
un procesador RISC típico necesita un
tiempo de procesamiento dos a cuatro
veces mayor que la de un CISC, pero su
estructura de hardware es tan simple, que
se puede realizar en una fracción de la
superficie ocupada por el circuito
integrado de un procesador CISC.
RISC (Reduced instruction set computer)
• En los 70, las mejoras tecnológicas permitieron tener
velocidades en la memoria principal similares a la memoria
de control, lo que hizo posible trabajar con instrucciones
simples (que se completan en un ciclo de reloj) y por tanto
acelerar considerablemente la ejecución de instrucciones (al
terminar la ejecución de todas las microinstrucciones se
empieza con la ejecución de la siguiente instrucción).
• La arquitectura (RISC), se caracteriza por poseer un juego de
instrucciones lo más reducido posible con un porcentaje alto
de ellas que se completan en un ciclo de reloj. Alguna
instrucción compleja, necesitará más de un ciclo de reloj,
pero la mayor parte de ellas se realizan a partir de
operaciones fundamentales. Es una constatación estadística
que la potencia práctica de un ordenador reside en un
repertorio pequeño de instrucciones, con lo cual si se reduce
dicho repertorio se sigue conservando la potencia del
ordenador, y disminuye la complejidad del diseño y el costo
INICIALMENTE CISC
• La tendencia de los programadores hacia los
lenguajes de alto nivel (HLL), hizo tender a
repertorios de instrucciones más ricos con
instrucciones más complejas  (para disminuir
la brecha semántica)
• Esta tendencia buscaba simplificar los
compiladores y mejorar las prestaciones
• los programas cada vez más grandes y
complejos demandan mayor velocidad en el
procesamiento de información, lo que implica la
búsqueda de procesadores más rápidos y
eficientes.
CLAVES FILOSOFICAS RISC
(Miles J. Murdocca)
1. Búsqueda anticipada de instrucciones  tener en la
CPU una cola de instrucc. antes que se las necesite 
disminuye el tiempo necesario para la búsqueda de la
instrucción
2. Con ↓ de costo de mem. y ↑ velocidad en la búsqueda
de las instrucc. no se justifica CISC  todas las
secuencias de instrucc. deberían pertenecer a RISC
(para = problema, Inst. CISC = 1/3 RISC)
3. Diseñar inst. RISC para arquitectura segmentada
4. No se justifica integración de inst. CISC pudiendo
descomponerse en secuencias de inst. RISC mas
simples.
LOS PROCESADORES CISC
• Capacidad para ejecutar un gran número
de instrucciones en lenguaje de máquina,
mas de cien
• La microprogramación es una
característica importante y esencial de
casi todas las arquítecturas CISC
• Dificultad para implementar el paralelismo
entre instrucciones
LOS PROCESADORES RISC
• Características comunes a todos los procesadores RISC,:
• Modelo de conjunto de instrucciones Load/Store (Cargar/Almacenar). Sólo las
instrucciones Load/Store acceden a memoria; Ello simplifica el direccionamiento y acorta
los tiempos de los ciclos de la CPU,
• Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la
información que existe en alguno de los registros, como consecuencia de la ejecución
normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por la cual el
resultado de una operación sobrescribe uno de los registros que contenía a los operandos.
Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos
operandos y de su resultado. Por lo tanto, los operandos origen como el destino, son
mantenidos en los registros tras haber sido completada la operación. Esta arquitectura "no
destructiva" permite reutilizar los operandos optimizando la concurrencia.
• Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las
instrucciones simples reducen de manera muy significativa el esfuerzo para su
descodificación, y favorecen su ejecución en pipelines. Todas las instrucciones tienen una
longitud equivalente a una palabra y están almacenadas en forma secuencial.
• Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya
que requiere que el hardware sea dedicado a su interpretación dinámica. La programación
en microcódigo no hace que el software sea más rápido que el programado con un
conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores
RISC, están "cableados", para lograr una máxima velocidad y eficiencia.
• Ejecución en conductos (pipelined). Las instrucciones simples, de formato fijo y ciclo
único permiten que las diferentes etapas de los ciclos de ejecución (búsqueda o fetch,
descodificación, ejecución, y escritura del resultado o result write-back) para instrucciones
múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.
• Ejecución en ciclos únicos: cada instrucción puede ser ejecutada en un único ciclo de la
CPU.
Características de las RISC que la distinguen de la CISC
Miles H. Murdocca
1. Todas las inst. son de long. fija = 1 palabra
2. Todas las inst. ejecutan inst. simples, en una
estructura segmentada se realizan en 1 ciclo de reloj.
Las operac. complejas son convertidas por el
compilador en inst. simples
3. Todos los operandos están contenidos en registros
antes de iniciar las operaciones
4. Los modos de direccionamiento son los mas simples
5. Existe gran cantidad de registros de uso general  las
operaciones aritméticas utilizan las variables
temporarias que están en los registros en lugar de
tenerlas en una pila en MC
RISC y CISC
• Pueden combinarse las ventajas RISC y CISC
en una máquina
• Los µprocesadores Intel-Pentium son CISC de
alto rendimiento 
– Usan un traductor de hardware que sustituye cada
instrucc. CISC por una secuencia de operaciones
RISC
– Desarrollo de las operaciones simples con gran
rapidez
• Utilización de los beneficios y métodos de
aceleración aplicables a los conjuntos de
instrucciones RISC los procesadores CISC
• "Desde el 486, los procesadores Intel
tienen tecnología RISC incorporada. El
486 posee un núcleo RISC rodeado por
una compleja arquitectura CISC".
.Las diferencias son cada vez más borrosas entre las
arquitecturas CISC y RISC. Las CPU's combinan
elementos de ambas y no son fáciles de encasillar. Por
ejemplo, el Pentium Pro traduce las largas
instrucciones CISC de la arquitectura x86 a micro
operaciones sencillas de longitud fija que se ejecutan
en un núcleo de estilo RISC.
RISC y CISC
MAINFRAMES
DECADA DEL 60
DECADA DEL 70
PRINCIPIOS DE LOS 80
Mainframe z10 de IBM

Más contenido relacionado

La actualidad más candente

Procesadores SISC RISC
Procesadores SISC RISCProcesadores SISC RISC
Procesadores SISC RISC
Ely Paredez
 
Arquitectura risc cisc
Arquitectura risc ciscArquitectura risc cisc
Arquitectura risc cisc
Alex Via Paz
 
Modelo RISC
Modelo RISCModelo RISC
Modelo RISC
Aime Rodriguez
 
Modelos risc y cisc
Modelos risc y ciscModelos risc y cisc
Modelos risc y cisc
John Goyeneche
 
Arquitecturas risc y cisc
Arquitecturas risc y ciscArquitecturas risc y cisc
Arquitecturas risc y cisc
DaCoom
 
Arquitectura RISC-CISC
Arquitectura RISC-CISCArquitectura RISC-CISC
Arquitectura RISC-CISC
Cristian Aguirre Esparza
 
Arquitectura RISC
Arquitectura RISCArquitectura RISC
Arquitectura RISC
DILMER OLIVERA
 
Arquitectura CISC
Arquitectura CISCArquitectura CISC
Arquitectura CISC
DILMER OLIVERA
 
Cisc
CiscCisc
Cisc
ana marin
 
Procesadores Risc
Procesadores RiscProcesadores Risc
Procesadores Risc
Luis Fernando Aguas Bucheli
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
Marleny Pretell Silva
 
ARQUITECTURA CISC
ARQUITECTURA CISCARQUITECTURA CISC
ARQUITECTURA CISC
ARQUITECTURA CISCARQUITECTURA CISC
ARQUITECTURA CISC
Jorge Paredes Toledo
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
Jorge Paredes Toledo
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
Risc y Cisc
Risc y CiscRisc y Cisc
Risc y Cisc
Gustavo Davila
 
Risc Cisc
Risc  CiscRisc  Cisc
Risc Cisc
Antonio Castillo
 
Risc Cisc
Risc   CiscRisc   Cisc
Risc Cisc
Antonio Castillo
 
Risc y cisc diseño de computadoras
Risc y cisc diseño de computadorasRisc y cisc diseño de computadoras
Risc y cisc diseño de computadoras
borvil
 
RISC y CISC
RISC y CISCRISC y CISC

La actualidad más candente (20)

Procesadores SISC RISC
Procesadores SISC RISCProcesadores SISC RISC
Procesadores SISC RISC
 
Arquitectura risc cisc
Arquitectura risc ciscArquitectura risc cisc
Arquitectura risc cisc
 
Modelo RISC
Modelo RISCModelo RISC
Modelo RISC
 
Modelos risc y cisc
Modelos risc y ciscModelos risc y cisc
Modelos risc y cisc
 
Arquitecturas risc y cisc
Arquitecturas risc y ciscArquitecturas risc y cisc
Arquitecturas risc y cisc
 
Arquitectura RISC-CISC
Arquitectura RISC-CISCArquitectura RISC-CISC
Arquitectura RISC-CISC
 
Arquitectura RISC
Arquitectura RISCArquitectura RISC
Arquitectura RISC
 
Arquitectura CISC
Arquitectura CISCArquitectura CISC
Arquitectura CISC
 
Cisc
CiscCisc
Cisc
 
Procesadores Risc
Procesadores RiscProcesadores Risc
Procesadores Risc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
ARQUITECTURA CISC
ARQUITECTURA CISCARQUITECTURA CISC
ARQUITECTURA CISC
 
ARQUITECTURA CISC
ARQUITECTURA CISCARQUITECTURA CISC
ARQUITECTURA CISC
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
 
Risc y Cisc
Risc y CiscRisc y Cisc
Risc y Cisc
 
Risc Cisc
Risc  CiscRisc  Cisc
Risc Cisc
 
Risc Cisc
Risc   CiscRisc   Cisc
Risc Cisc
 
Risc y cisc diseño de computadoras
Risc y cisc diseño de computadorasRisc y cisc diseño de computadoras
Risc y cisc diseño de computadoras
 
RISC y CISC
RISC y CISCRISC y CISC
RISC y CISC
 

Similar a Risc y-cisc-1

Arquitectura riscc
Arquitectura risccArquitectura riscc
Arquitectura riscc
MirkoBlanco
 
Procesadores Risc y Cisc
Procesadores Risc y CiscProcesadores Risc y Cisc
Procesadores Risc y Cisc
Franklin Campoverde
 
Arquitectura risc vs cisc- -linux en caja-
 Arquitectura risc vs cisc- -linux en caja- Arquitectura risc vs cisc- -linux en caja-
Arquitectura risc vs cisc- -linux en caja-
20kblossomk29
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
noemirojasramos
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
Alcira Gonzales
 
Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3
Hernan Espinoza
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
Yoly Dueñas Guerrero
 
Arquitectura cisc
Arquitectura ciscArquitectura cisc
Arquitectura cisc
Taqui Wajuyat Flor
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
Taqui Wajuyat Flor
 
Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3
Byron Toapanta
 
Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3
Byron Toapanta
 
Procesadores cisc y risc
Procesadores cisc y riscProcesadores cisc y risc
Procesadores cisc y risc
Hector Lumisaca Pinduisaca
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
Vannesa Salazar
 
Luis jaya 5_b_t3
Luis jaya 5_b_t3Luis jaya 5_b_t3
Luis jaya 5_b_t3
Luis Jaya
 
Eduardo evas 5_a _t3
Eduardo evas 5_a _t3Eduardo evas 5_a _t3
Eduardo evas 5_a _t3
Eduardo Evas
 
Arquitectura risc cisc
Arquitectura risc ciscArquitectura risc cisc
Arquitectura risc cisc
Alex Via Paz
 
Constante de Coulomb
Constante de CoulombConstante de Coulomb
Constante de Coulomb
Alex Via Paz
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
lelyydrogo
 
Danilo logroño 5to a tarea 3
Danilo logroño  5to a tarea 3Danilo logroño  5to a tarea 3
Danilo logroño 5to a tarea 3
Danny Logroño
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
Yuceli Barturen Diaz
 

Similar a Risc y-cisc-1 (20)

Arquitectura riscc
Arquitectura risccArquitectura riscc
Arquitectura riscc
 
Procesadores Risc y Cisc
Procesadores Risc y CiscProcesadores Risc y Cisc
Procesadores Risc y Cisc
 
Arquitectura risc vs cisc- -linux en caja-
 Arquitectura risc vs cisc- -linux en caja- Arquitectura risc vs cisc- -linux en caja-
Arquitectura risc vs cisc- -linux en caja-
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
 
Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arquitectura cisc
Arquitectura ciscArquitectura cisc
Arquitectura cisc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3
 
Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3Byron toapanta 5to a tarea 3
Byron toapanta 5to a tarea 3
 
Procesadores cisc y risc
Procesadores cisc y riscProcesadores cisc y risc
Procesadores cisc y risc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Luis jaya 5_b_t3
Luis jaya 5_b_t3Luis jaya 5_b_t3
Luis jaya 5_b_t3
 
Eduardo evas 5_a _t3
Eduardo evas 5_a _t3Eduardo evas 5_a _t3
Eduardo evas 5_a _t3
 
Arquitectura risc cisc
Arquitectura risc ciscArquitectura risc cisc
Arquitectura risc cisc
 
Constante de Coulomb
Constante de CoulombConstante de Coulomb
Constante de Coulomb
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Danilo logroño 5to a tarea 3
Danilo logroño  5to a tarea 3Danilo logroño  5to a tarea 3
Danilo logroño 5to a tarea 3
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 

Último

METODOLOGIA DE TRAZO Y REPLANTEO EN TOPOGRAFIA
METODOLOGIA DE TRAZO Y REPLANTEO EN TOPOGRAFIAMETODOLOGIA DE TRAZO Y REPLANTEO EN TOPOGRAFIA
METODOLOGIA DE TRAZO Y REPLANTEO EN TOPOGRAFIA
LuisCiriacoMolina
 
INVENTARIO CEROO Y DINAMICAA FABRIL.pptx
INVENTARIO CEROO Y DINAMICAA FABRIL.pptxINVENTARIO CEROO Y DINAMICAA FABRIL.pptx
INVENTARIO CEROO Y DINAMICAA FABRIL.pptx
FernandoRodrigoEscal
 
Aletas de transferencia de calor o superficies extendidas dylan.pdf
Aletas de transferencia de calor o superficies extendidas dylan.pdfAletas de transferencia de calor o superficies extendidas dylan.pdf
Aletas de transferencia de calor o superficies extendidas dylan.pdf
elsanti003
 
Infografía operaciones básicas construcción .pdf
Infografía operaciones básicas construcción .pdfInfografía operaciones básicas construcción .pdf
Infografía operaciones básicas construcción .pdf
Carlos Pulido
 
Enjoy Pasto Bot - "Tu guía virtual para disfrutar del Carnaval de Negros y Bl...
Enjoy Pasto Bot - "Tu guía virtual para disfrutar del Carnaval de Negros y Bl...Enjoy Pasto Bot - "Tu guía virtual para disfrutar del Carnaval de Negros y Bl...
Enjoy Pasto Bot - "Tu guía virtual para disfrutar del Carnaval de Negros y Bl...
Eliana Gomajoa
 
tema alcanos cicloalcanos de quimica.pdf
tema alcanos cicloalcanos de quimica.pdftema alcanos cicloalcanos de quimica.pdf
tema alcanos cicloalcanos de quimica.pdf
veronicaluna80
 
DIAPOSITIVA DE LA NORMA ISO 22000 EXPOSICI�N.pptx
DIAPOSITIVA DE LA NORMA ISO 22000 EXPOSICI�N.pptxDIAPOSITIVA DE LA NORMA ISO 22000 EXPOSICI�N.pptx
DIAPOSITIVA DE LA NORMA ISO 22000 EXPOSICI�N.pptx
KeylaArlethTorresOrt
 
Calculo-de-Camaras-Frigorificas.pdf para trabajos
Calculo-de-Camaras-Frigorificas.pdf para trabajosCalculo-de-Camaras-Frigorificas.pdf para trabajos
Calculo-de-Camaras-Frigorificas.pdf para trabajos
JuanCarlos695207
 
Cargas de Cálculos Estructurales de un Puente
Cargas de Cálculos Estructurales de un PuenteCargas de Cálculos Estructurales de un Puente
Cargas de Cálculos Estructurales de un Puente
jemifermelgarejoaran1
 
muros de contencion, diseño y generalidades
muros de contencion, diseño y generalidadesmuros de contencion, diseño y generalidades
muros de contencion, diseño y generalidades
AlejandroArturoGutie1
 
Rinitis alérgica-1.pdfuhycrbibxgvyvyjimomom
Rinitis alérgica-1.pdfuhycrbibxgvyvyjimomomRinitis alérgica-1.pdfuhycrbibxgvyvyjimomom
Rinitis alérgica-1.pdfuhycrbibxgvyvyjimomom
DanielaLoaeza5
 
SESIÓN 3 ÓXIDOS-HIDRÓXIDOS trabajo virtual
SESIÓN 3 ÓXIDOS-HIDRÓXIDOS trabajo virtualSESIÓN 3 ÓXIDOS-HIDRÓXIDOS trabajo virtual
SESIÓN 3 ÓXIDOS-HIDRÓXIDOS trabajo virtual
JuanGavidia2
 
Libro Epanet, guía explicativa de los pasos a seguir para analizar redes hidr...
Libro Epanet, guía explicativa de los pasos a seguir para analizar redes hidr...Libro Epanet, guía explicativa de los pasos a seguir para analizar redes hidr...
Libro Epanet, guía explicativa de los pasos a seguir para analizar redes hidr...
andressalas92
 
Operaciones Básicas creadora Veronica Maiz
Operaciones Básicas creadora Veronica MaizOperaciones Básicas creadora Veronica Maiz
Operaciones Básicas creadora Veronica Maiz
carolina838317
 
EXPOSICIÓN NTP IEC 60364-1 - Orlando Chávez Chacaltana.pdf
EXPOSICIÓN NTP IEC 60364-1 - Orlando Chávez Chacaltana.pdfEXPOSICIÓN NTP IEC 60364-1 - Orlando Chávez Chacaltana.pdf
EXPOSICIÓN NTP IEC 60364-1 - Orlando Chávez Chacaltana.pdf
hugodennis88
 
Infografía de operaciones básicas....pdf
Infografía de operaciones básicas....pdfInfografía de operaciones básicas....pdf
Infografía de operaciones básicas....pdf
jahirrtorresa
 
Reglamento Interno de seguridad y sdalud en
Reglamento Interno de seguridad y sdalud enReglamento Interno de seguridad y sdalud en
Reglamento Interno de seguridad y sdalud en
Jorge Luis Flores Zuñiga
 
diagrama de flujo. en el área de ingeniería
diagrama de flujo. en el área de ingenieríadiagrama de flujo. en el área de ingeniería
diagrama de flujo. en el área de ingeniería
karenperalta62
 
Sesión 03 universidad cesar vallejo 2024
Sesión 03 universidad cesar vallejo 2024Sesión 03 universidad cesar vallejo 2024
Sesión 03 universidad cesar vallejo 2024
FantasticVideo1
 
S9.1_DIN_Cinemática del cuerpo rígido vf.pdf
S9.1_DIN_Cinemática del cuerpo rígido vf.pdfS9.1_DIN_Cinemática del cuerpo rígido vf.pdf
S9.1_DIN_Cinemática del cuerpo rígido vf.pdf
CHRISTIANMILTHONRUSM
 

Último (20)

METODOLOGIA DE TRAZO Y REPLANTEO EN TOPOGRAFIA
METODOLOGIA DE TRAZO Y REPLANTEO EN TOPOGRAFIAMETODOLOGIA DE TRAZO Y REPLANTEO EN TOPOGRAFIA
METODOLOGIA DE TRAZO Y REPLANTEO EN TOPOGRAFIA
 
INVENTARIO CEROO Y DINAMICAA FABRIL.pptx
INVENTARIO CEROO Y DINAMICAA FABRIL.pptxINVENTARIO CEROO Y DINAMICAA FABRIL.pptx
INVENTARIO CEROO Y DINAMICAA FABRIL.pptx
 
Aletas de transferencia de calor o superficies extendidas dylan.pdf
Aletas de transferencia de calor o superficies extendidas dylan.pdfAletas de transferencia de calor o superficies extendidas dylan.pdf
Aletas de transferencia de calor o superficies extendidas dylan.pdf
 
Infografía operaciones básicas construcción .pdf
Infografía operaciones básicas construcción .pdfInfografía operaciones básicas construcción .pdf
Infografía operaciones básicas construcción .pdf
 
Enjoy Pasto Bot - "Tu guía virtual para disfrutar del Carnaval de Negros y Bl...
Enjoy Pasto Bot - "Tu guía virtual para disfrutar del Carnaval de Negros y Bl...Enjoy Pasto Bot - "Tu guía virtual para disfrutar del Carnaval de Negros y Bl...
Enjoy Pasto Bot - "Tu guía virtual para disfrutar del Carnaval de Negros y Bl...
 
tema alcanos cicloalcanos de quimica.pdf
tema alcanos cicloalcanos de quimica.pdftema alcanos cicloalcanos de quimica.pdf
tema alcanos cicloalcanos de quimica.pdf
 
DIAPOSITIVA DE LA NORMA ISO 22000 EXPOSICI�N.pptx
DIAPOSITIVA DE LA NORMA ISO 22000 EXPOSICI�N.pptxDIAPOSITIVA DE LA NORMA ISO 22000 EXPOSICI�N.pptx
DIAPOSITIVA DE LA NORMA ISO 22000 EXPOSICI�N.pptx
 
Calculo-de-Camaras-Frigorificas.pdf para trabajos
Calculo-de-Camaras-Frigorificas.pdf para trabajosCalculo-de-Camaras-Frigorificas.pdf para trabajos
Calculo-de-Camaras-Frigorificas.pdf para trabajos
 
Cargas de Cálculos Estructurales de un Puente
Cargas de Cálculos Estructurales de un PuenteCargas de Cálculos Estructurales de un Puente
Cargas de Cálculos Estructurales de un Puente
 
muros de contencion, diseño y generalidades
muros de contencion, diseño y generalidadesmuros de contencion, diseño y generalidades
muros de contencion, diseño y generalidades
 
Rinitis alérgica-1.pdfuhycrbibxgvyvyjimomom
Rinitis alérgica-1.pdfuhycrbibxgvyvyjimomomRinitis alérgica-1.pdfuhycrbibxgvyvyjimomom
Rinitis alérgica-1.pdfuhycrbibxgvyvyjimomom
 
SESIÓN 3 ÓXIDOS-HIDRÓXIDOS trabajo virtual
SESIÓN 3 ÓXIDOS-HIDRÓXIDOS trabajo virtualSESIÓN 3 ÓXIDOS-HIDRÓXIDOS trabajo virtual
SESIÓN 3 ÓXIDOS-HIDRÓXIDOS trabajo virtual
 
Libro Epanet, guía explicativa de los pasos a seguir para analizar redes hidr...
Libro Epanet, guía explicativa de los pasos a seguir para analizar redes hidr...Libro Epanet, guía explicativa de los pasos a seguir para analizar redes hidr...
Libro Epanet, guía explicativa de los pasos a seguir para analizar redes hidr...
 
Operaciones Básicas creadora Veronica Maiz
Operaciones Básicas creadora Veronica MaizOperaciones Básicas creadora Veronica Maiz
Operaciones Básicas creadora Veronica Maiz
 
EXPOSICIÓN NTP IEC 60364-1 - Orlando Chávez Chacaltana.pdf
EXPOSICIÓN NTP IEC 60364-1 - Orlando Chávez Chacaltana.pdfEXPOSICIÓN NTP IEC 60364-1 - Orlando Chávez Chacaltana.pdf
EXPOSICIÓN NTP IEC 60364-1 - Orlando Chávez Chacaltana.pdf
 
Infografía de operaciones básicas....pdf
Infografía de operaciones básicas....pdfInfografía de operaciones básicas....pdf
Infografía de operaciones básicas....pdf
 
Reglamento Interno de seguridad y sdalud en
Reglamento Interno de seguridad y sdalud enReglamento Interno de seguridad y sdalud en
Reglamento Interno de seguridad y sdalud en
 
diagrama de flujo. en el área de ingeniería
diagrama de flujo. en el área de ingenieríadiagrama de flujo. en el área de ingeniería
diagrama de flujo. en el área de ingeniería
 
Sesión 03 universidad cesar vallejo 2024
Sesión 03 universidad cesar vallejo 2024Sesión 03 universidad cesar vallejo 2024
Sesión 03 universidad cesar vallejo 2024
 
S9.1_DIN_Cinemática del cuerpo rígido vf.pdf
S9.1_DIN_Cinemática del cuerpo rígido vf.pdfS9.1_DIN_Cinemática del cuerpo rígido vf.pdf
S9.1_DIN_Cinemática del cuerpo rígido vf.pdf
 

Risc y-cisc-1

  • 1. CELERON PPGA370, PENTIUM III FCPGA, CYRIX III
  • 2.
  • 3. ARQUITECTURAS DE COMPUTADORAS • ARQ. VON NEUMANN: Ejecución secuencial de las instrucciones de un programa • AVANCES EN LAS ARQ. ACTUALES: – SEGMENTACIÓN DE INSTRUCCIONES (pipelining): Las inst. comparten el mismo hardware pero se encuentra en distintas fases de ejecución – EJECUCIÓN SUPERESCALAR: varias inst. se ejecutan simultáneamente utilizando distintos elementos de hardware – PALABRAS DE INSTRUCCIÓN MUY LARGAS (VLIW, very long instruction word): cada palabra especifica varias instrucciones (de menor tamaño) que se ejecutan en forma simultanea
  • 5.
  • 7. • CISC (Complex Instruction Set Computer) repertorio muy amplio de instrucciones muy complejas y potentes. El diseño de esta arq. Está marcado por la tecnología existente en los años 60. • RISC (Reduced Instruction Set Computer) repertorio de instrucciones lo más reducido posible con un alto porcentaje que se completan en un ciclo de reloj – El hecho de tener actualmente mecanismos rápidos de acceso a memoria, buses de alta velocidad y compiladores especializados en estas arquitecturas, hace que los ordenadores RISC obtengan mejores rendimientos. – Cualquier tarea necesita más instrucciones en RISC que en CISC, ya que en RISC las instrucciones son más elementales. ARQUITECTURAS RISC/CISC
  • 8. LENGUAJE DE ALTO NIVEL COMPILADOR INTERPRETE LENGUAJE DE MÁQUINA COMPILADOR programa que toma como entrada un texto escrito en un lenguaje, llamado fuente y da como salida otro texto en un lenguaje, denominado objeto. INTÉRPRETE: Analiza el programa fuente y lo ejecuta directamente, sin generar ningún código equivalente La brecha semántica Assembler - ensamblador Lenguaje de MUY ALTO NIVEL: PROCESARORES DE TEXTO, PLANILLAS DE CALCULO, etc
  • 9.
  • 10. CISC Y RISC • Los avances en la tecnología electrónica, redujo la diferencia en la velocidad de procesamiento de los microprocesadores con las velocidades de las memorias, lo que repercutió en el desarrollo de los microprocesadores. • Posiblemente en breve los microprocesadores RISC sustituirán a los CISC. Pero los microprocesadores CISC tienen un mercado de software muy difundido, esto limitará la sustitución en lo inmediato.- • En los términos complejo y reducido, se deben tomar como referencia las instrucciones y también la complejidad del hardware del procesador.
  • 11. CISC Y RISC • La comparación entre CISC y RISC no es algo simple, ya que no es sólo una cuestión de diferencias en el conjunto de instrucciones, puesto que es fundamental resaltar el mejor uso y aprovechamiento de los recursos del silicio, es decir, menor tiempo de diseño y empleo de menor número de transistores, lo que redunda en menor número de errores de diseño y menor tiempo de ejecución para instrucciones individuales.
  • 12. CISC Y RISC • Con tecnologías de semiconductores comparables e igual frecuencia de reloj, un procesador RISC típico necesita un tiempo de procesamiento dos a cuatro veces mayor que la de un CISC, pero su estructura de hardware es tan simple, que se puede realizar en una fracción de la superficie ocupada por el circuito integrado de un procesador CISC.
  • 13. RISC (Reduced instruction set computer) • En los 70, las mejoras tecnológicas permitieron tener velocidades en la memoria principal similares a la memoria de control, lo que hizo posible trabajar con instrucciones simples (que se completan en un ciclo de reloj) y por tanto acelerar considerablemente la ejecución de instrucciones (al terminar la ejecución de todas las microinstrucciones se empieza con la ejecución de la siguiente instrucción). • La arquitectura (RISC), se caracteriza por poseer un juego de instrucciones lo más reducido posible con un porcentaje alto de ellas que se completan en un ciclo de reloj. Alguna instrucción compleja, necesitará más de un ciclo de reloj, pero la mayor parte de ellas se realizan a partir de operaciones fundamentales. Es una constatación estadística que la potencia práctica de un ordenador reside en un repertorio pequeño de instrucciones, con lo cual si se reduce dicho repertorio se sigue conservando la potencia del ordenador, y disminuye la complejidad del diseño y el costo
  • 14. INICIALMENTE CISC • La tendencia de los programadores hacia los lenguajes de alto nivel (HLL), hizo tender a repertorios de instrucciones más ricos con instrucciones más complejas  (para disminuir la brecha semántica) • Esta tendencia buscaba simplificar los compiladores y mejorar las prestaciones • los programas cada vez más grandes y complejos demandan mayor velocidad en el procesamiento de información, lo que implica la búsqueda de procesadores más rápidos y eficientes.
  • 15. CLAVES FILOSOFICAS RISC (Miles J. Murdocca) 1. Búsqueda anticipada de instrucciones  tener en la CPU una cola de instrucc. antes que se las necesite  disminuye el tiempo necesario para la búsqueda de la instrucción 2. Con ↓ de costo de mem. y ↑ velocidad en la búsqueda de las instrucc. no se justifica CISC  todas las secuencias de instrucc. deberían pertenecer a RISC (para = problema, Inst. CISC = 1/3 RISC) 3. Diseñar inst. RISC para arquitectura segmentada 4. No se justifica integración de inst. CISC pudiendo descomponerse en secuencias de inst. RISC mas simples.
  • 16. LOS PROCESADORES CISC • Capacidad para ejecutar un gran número de instrucciones en lenguaje de máquina, mas de cien • La microprogramación es una característica importante y esencial de casi todas las arquítecturas CISC • Dificultad para implementar el paralelismo entre instrucciones
  • 17. LOS PROCESADORES RISC • Características comunes a todos los procesadores RISC,: • Modelo de conjunto de instrucciones Load/Store (Cargar/Almacenar). Sólo las instrucciones Load/Store acceden a memoria; Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, • Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por la cual el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura "no destructiva" permite reutilizar los operandos optimizando la concurrencia. • Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Todas las instrucciones tienen una longitud equivalente a una palabra y están almacenadas en forma secuencial. • Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están "cableados", para lograr una máxima velocidad y eficiencia. • Ejecución en conductos (pipelined). Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución (búsqueda o fetch, descodificación, ejecución, y escritura del resultado o result write-back) para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz. • Ejecución en ciclos únicos: cada instrucción puede ser ejecutada en un único ciclo de la CPU.
  • 18. Características de las RISC que la distinguen de la CISC Miles H. Murdocca 1. Todas las inst. son de long. fija = 1 palabra 2. Todas las inst. ejecutan inst. simples, en una estructura segmentada se realizan en 1 ciclo de reloj. Las operac. complejas son convertidas por el compilador en inst. simples 3. Todos los operandos están contenidos en registros antes de iniciar las operaciones 4. Los modos de direccionamiento son los mas simples 5. Existe gran cantidad de registros de uso general  las operaciones aritméticas utilizan las variables temporarias que están en los registros en lugar de tenerlas en una pila en MC
  • 19. RISC y CISC • Pueden combinarse las ventajas RISC y CISC en una máquina • Los µprocesadores Intel-Pentium son CISC de alto rendimiento  – Usan un traductor de hardware que sustituye cada instrucc. CISC por una secuencia de operaciones RISC – Desarrollo de las operaciones simples con gran rapidez • Utilización de los beneficios y métodos de aceleración aplicables a los conjuntos de instrucciones RISC los procesadores CISC
  • 20. • "Desde el 486, los procesadores Intel tienen tecnología RISC incorporada. El 486 posee un núcleo RISC rodeado por una compleja arquitectura CISC". .Las diferencias son cada vez más borrosas entre las arquitecturas CISC y RISC. Las CPU's combinan elementos de ambas y no son fáciles de encasillar. Por ejemplo, el Pentium Pro traduce las largas instrucciones CISC de la arquitectura x86 a micro operaciones sencillas de longitud fija que se ejecutan en un núcleo de estilo RISC. RISC y CISC
  • 21. MAINFRAMES DECADA DEL 60 DECADA DEL 70 PRINCIPIOS DE LOS 80
  • 22.