Este documento describe los sistemas de comparación digitales. Explica el funcionamiento de un comparador de 1 bit, incluyendo tablas de verdad y ecuaciones lógicas. También describe cómo conectar comparadores de 1 bit en cascada para crear comparadores de palabras más largas. Por último, muestra cómo implementar un comparador de 1 bit y un medio comparador de 1 bit en VHDL.

1. COMPARADORES
SISTEMAS DIGITALES
EQUIPO 1

2. COMPARADOR
• Un comparador realiza la prueba entre dos
palabras binarias del mismo formato y código, y
determina si el resultado es mayor, menor o igual.
Al no ser conmutativa la comparación, se debe
especificar el orden de la comparación.

3. MEDIO COMPARADOR
• Se analiza primero el medio comparador de 1 bit,
es decir, el comparador de palabras de 1 bit que
no tiene entradas de comparación de mayor
significación. Este medio comparador se muestra
en la sig. Fig.
• Medio Comparador de 1 bit:
A Go
Eo
Lo
B

4. La relación lógica en el medio comparador aparece
en la sig. Tabla.
• Tabla de Verdad del Medio comparador:
A B MAYOR Go Igual Eo Menor Lo
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0

5. • Las ecuaciones lógicas que rigen al medio
comparador vienen dadas 1 al 3.
• Go = AB´
• Eo = (A ⊕ B)´
• Lo = A´ B
• Un medio comparador de un bit es de poca
utilidad práctica, dado que está muy limitado, sin
embargo sirve para definir comparadores con
operandos que tengan una mayor cantidad de bits
en su descripción.

6. COMPARADOR COMPLETO
• El comparador completo de 1 bit es como el que
apareció en la figura anterior, tomando A y B como
palabras de 1 bit. En la siguiente tabla se
encuentran las relaciones lógicas del comparador
completo de 1 bit.
• Tabla de verdad del comparador completo de 1
bit Gi Ei Li A B Go Eo Lo
1 0 0 X X 1 0 0
0 0 1 X X 0 0 1
0 1 0 0 0 0 1 0
0 1 0 0 1 0 0 1
0 1 0 1 0 1 0 0
0 1 0 1 1 0 1 0

7. • Las relaciones lógicas que rigen al comparador
completo de 1 bit se encuentran en las ecuaciones
de 4 a 6
• Go = Gi + Ei AB´
• Eo = Ei (A ⊕ B)´
• Lo = Li + Ei A´B
• El comparador completo de 1 bit puede ser
conectado en cascada para obtener
comparadores de palabras más grandes, tal como
se muestra en la sig. Fig.

8. Ao A
Bo B
Go
Gi Eo
A1 A Lo
Ei
B1 B Go Li
Eo
Gi Lo
Ei
Li
An-3 A
Bn-3 B
Go
Eo
Gi
An-2 Ei
Lo
A
Bn-2 B Li
Go
Eo
Gi
An-1 A Lo
Ei
Bn-1 B Li
Go
Gn Eo
Gi
En Lo
Ei
Ln Li

9. COMPARADORES EN VHDL
• La descripción VHDL del medio comparador y el
comparador completo de 1 bit no tienen mayor
problema.

10. • Medio comparador:
• Library IEEE;
• Use IEEE.std_logic_1164.all;
• Entity Medio_comparador_1 is
• Port (
• A, B : in std_logic; - - Operandos de 1 bit
• Go, Eo, Lo : out std_logic - - Salidas
• );
• End Medio_comparador_1;
• Architecture Simple of Medio_comparador_1 is
• begin
• Go <= A AND NOT (B) ; - - Mayor
• Eo <= A XOR B ; - - Igual
• Lo <= NOT (A) AND B ; - - Menor
• End Simple;

11. • Comparador completo de 1 bit:
• Library IEEE;
• Use IEEE.std_logic_1164.all;
•
• Entity Comparador_1 is
• Port (
• A, B : in std_logic ; - - Operandos
• Gi, Ei, Li : in std_logic ; - - Cascada
• Go, Eo, Lo : out std_logic - - Salidas
• );
• End Comparador_1;
• Architecture Simple of Comparador_1 is
• begin
• Go <= Gi OR (Ei AND (A AND NOT (B))); - - Mayor
• Eo <= Ei AND (A XNOR B); - - Igual
• Lo <= Li OR (Ei AND (NOT (A) AND B)); - - Menor
• End Simple;