1. Mg. Samuel Oporto Díaz Estructura de los Sistemas de Computo Lima, 30 de Abril 2005 SISTEMAS OPERATIVOS

2. Los Sistemas Operativos son programas para la administración eficiente de los recursos del computador .

5. Mapa Conceptual de la Sesión μ P Proceso E/S Bus Memoria

6. VISION GENERAL DE UN SISTEMA DE COMPUTO

9. Componentes de Alto Nivel

11. PROCESADOR

22. Máquina Hipotética Código de Operación Dirección 0 3 4 15 S Magnitud 0 1 15 Formato de Instrucción Formato de un entero Registros Internos de la CPU PC: Contador de Programa Dirección de la Instrucción. IR: Registro de la Instrucción Instrucción que está ejecutandose AC: Acumulador Almacenamiento Temporal Listado de códigos de operación 0001 Cargar de la memoria al acumulador 0010 Almacenar el acumulador en memoria 0101 Sumar al AC el contenido de la memoria

24. Ejemplo de ejecución de un programa 0001 Cargar de la memoria al acumulador 0010 Almacenar el acumulador en memoria 0101 Sumar al AC el contenido de la memoria

28. E/S y acceso directo a memoria UCP memoria dispositivos de entrada/salida instrucciones de E/S

34. Vector de Interrupciones

37. Tratamiento de una Interrupción El controlador del dispositivo u otro sistema del hardware genera una interrupción El procesador carga el nuevo valor del PC dependiendo de la interrupción El procesador inserta la PSW y el PC en la pila El procesador finaliza la ejecución de la instrucción en curso El procesador acusa el recibo de la interrupción Restaurar los valores anteriores de PSW y PC Interrupción del proceso Salvar el resto de la información de estado del proceso Restaurar la información de estado del proceso Hardware Software

42. Ejercicio 3

43. BUSES

45. Buses

46. MEMORIA

47. Jerarquía de Memoria Costo / bit Tiempo Acceso Capacidad + + + Registros Cache Memoria Principal Memoria Secundaria <Disco Magnético> Cinta magnética

54. ENTRADA/SALIDA

59. E/S Programada E/S Dirigida por interrupciones DMA Emitir orden de lectura al módulo de E/S Emitir orden de lectura al módulo de E/S Emitir orden de lectura al módulo de E/S Emitir orden de lectura al módulo de E/S ¿estado? ¿Hecho? Siguiente instrucción CPU  E/S E/S  CPU Condición de Error E/S  CPU CPU  Memoria Listo No listo No Si Emitir orden de lectura al módulo de E/S Emitir orden de lectura al módulo de E/S Emitir orden de lectura al módulo de E/S Emitir orden de lectura al módulo de E/S ¿estado? ¿Hecho? Siguiente instrucción CPU  E/S Hacer otra cosa Interpretar E/S  CPU Condición de Error E/S  CPU CPU  Memoria Listo No Si Emitir orden de lectura al módulo de E/S Emitir orden de lectura al módulo de E/S CPU  DMA Hacer otra cosa Interpretar DMA  CPU Siguiente instrucción