Este documento presenta el plan de evaluación para la asignatura de Lógica Digital en el primer semestre. El objetivo general es aplicar los fundamentos teóricos y prácticos de la lógica en el diseño de sistemas digitales. El plan incluye 18 unidades con temas como álgebra de Boole, lógica combinacional, lógica secuencial y aplicaciones. Cada unidad tendrá evaluaciones formativas, sumativas y diagnósticas.

1. CARRERA: Análisis y Diseño de Sistemas ASIGNATURA: Lógica Digital
PROFESOR: Luisa Rodriguez y Janee Hernández SEMESTRE O TÉRMINO: 1 PERÍODO ACADÉMICO: TURNO: Diurno
PLANIFICACIÓN DE LAS ACTIVIDADES ACADÉMICAS
OBJETIVO GENERAL DE LA ASIGNATURA: Aplicar los fundamentos teóricos prácticos de la lógica en el diseño de sistemas digitales.
ESTRATEGIAS METODOLÓGICAS (Diálogo Didáctico)
DE UNIDAD ESPECÍFICO REAL SIMULADO D F S
1
26/01/2015 al
30/01/2015
X X 5%
2
2/02/2015 al
5/02/2015
X X 10%
3
9/02/2015 al
12/2/2015
x x 3%
COMPETENCIA
Interpreta los Diferentes Còdigos usados
en los Sistemas Digitales, con el fin de
efectuar operaciones aritméticas en
cualquiera de los Sistemas de
Numeración
5
23/02/2015 al
27/02/2015
X X 12%
6
2 /03/2015 al
06/03/2015
X X 12%
7
9/03/2015 al
13 /03/2015
X X
12%
8
16/03/2015 al
20/03/2015
COMPETENCIA x x
9
23/03/2015 al
27/03/2015
x x
10
06/04/2015 al
10/04/2015
x x 3%
UNIDAD III: APLICACIONES DE 3.1 Lógica Combinacional en MSI y LSI: Sumador parálelo Binario, Sumador
X 5%
12
20/04/2015 al
24/04/2015
X X 10,5%
13
27/04/2015 al
1/05/2015
X X 12%
COMPETENCIA X X
13%
15
11/05/2015 al
15/05/2015
X X 2%
16
18/05/2015 al
22/05/2015
X X
17
25/05/2015 al
29/05/2015
D=diagnóstica; F=formativa;S=sumativa
FIRMA DEL DOCENTE FIRMA DEL SUPERVISOR DE AULA FIRMA DEL COORDINADOR DE CARRERA
FORM-EVAL-007
MAR09 24/26
Diseña Circuitos electrónicos de
lógica combinacional.
1. Conocer los fundamentos de la logica
Combinacional en MSI y LSI.
2. Analizar diferentes circuitos lógicos
combinacionales existentes.
3. Diseñar Circuitos electrónicos de
lógica combinacional.
3.1 Lógica Combinacional en MSI y LSI: Sumador parálelo Binario, Sumador
Decimal, Comparador de Magnitudes. Decodificadores. Multiplexores. Memoria de Sólo
Lectura(ROM). Arreglo Lógico programable.
3.2 Lógica Secuencial: Flip- flops, disparo de los flip-flops, análisis de los circuitos
Secuenciales Temporaizados, reduccion de estados y asignación. Tabla de excitacion de
los flip-flops. Procedimiento de Diseño, Diseño de contadores, diseño de ecuaciones de
Estados. 3.3 Registros
Contadores y unidad aritmetica. Registros registros de desplazamientos, contadores de
Rizado, contadores sincrónicos, secuencias de Tiempo, La unidad de Memoria.
%
Coevaluacion
Portafolio 25/05/2015
Autoevaluación
2.5%
Taller en Aula
27/04/2015
Prueba Larga 14/04/2015
18
1/06/2015 al
02/06/2015
ENTREGA DE NOTAS IV CORTE 40% (8 PUNTOS)
Entrega de Notas Definitivas y Listado de Estudiantes con Derecho a Revisión.
03/06/2015 al
5/06/2015
Aplicación de Prueba de Reparación
Entrega de Actas de Revisión
11
13/04/2015 al
17/04/2015
ENTREGA DE NOTAS II CORTE 40%(8 PUNTOS)
Exposición Docente
Análisis de Contenido
Lluvia de Ideas
Taller en Aula
Exposicion Alumnos
Prueba Larga
Investigación en
Plataforma Tecnológica.
Tutoría Virtual
UNIDAD III: APLICACIONES DE LA LÓGICA
COMBINACIONAL. Diseñar
Circuitos electrónicos de lógica
combinacional.
14
4/05/2015 al
08/05/2015
Exposiciones y Trabajo de
Investigación 18/05/2015
Autoevaluación
16/03/2015
Aplica las reglas teoremas y operaciones
del algebra boolena en la simplificación
de funciones logicas.
Coevaluacion
Portafolio 06/04/2015
Taller en Aula
02/03/2015
Taller en Aula 16/03/2015
Prueba Larga 06/04/2015
UNIDAD II. ÁLGEBRA DE BOOLE.
Aplicar las reglas teoremas y operaciones
del algebra booleana en la simplificacion
de funciones lógicas.
1. Conocer los fundamentos del algebra
de Boole.
2. Emplear el Mapa de Karnaugh como
herramienta para simplificar funciones
lógicas.
2.1 Algebra de BOOLE y Compuertas Lógicas: Definiciones Teoremas básicos,
propiedades del algebra de Boole. Funciones Booleanas. Formas canonicas y
normalizadas. Compuertas lógicas digitales. Familias de circuitos lógicos digitales .
2.2 Simplificación de funciones de Boole: Mapa de karnaugh. Mapa de dos, tres,
cuatro, cinco y seis variables.simplificacion de un producto de sumas y de una suma de
productos. Ejecución con NAND y NOR.
2.3Lógica Combinacional. Procesamiento de Diseño, sumadores sustractores,
conversión entre códigos, procesamiento de análisis. circuitos NAND y NOR de
multinivel. Función OR exlclusiva y de Equivalencia.
Exposición Docente
Análisis de Contenido
Lluvia de Ideas
Taller en Aula
Prueba Larga
Investigación en
Plataforma Tecnológica.
Tutoría Virtual.
X
12/02/2015
Prueba Larga 19/02/2015
Taller virtual
Hasta 19/02/2015
X 2% 19/02/2015
Coevaluacion
Taller en Aula
4
16/02/2015 al
20/02/2015
Autoevaluación
ENTREGA DE NOTAS I CORTE 20% (4PUNTOS)
UNIDAD I. INTRODUCCIÓN A LA
LÓGICA DIGITAL
Interpretar los diferentes códigos usados
en los sistemas digitales, a fin de efectuar
diferentes operaciones aritméticas en
cualquier sistema de numeración.
1. Conocer los principios básicos de los
Sistemas Analógicos y Digitales.
2. Conocer los Sistemas de Númeracion
mas utilizados para realizar operaciones
aritmeticas y conversiones entre los
mismos .
3. Conocer las carateristicas basicas de
los codigos binarios ASCII,
EBCDIC,BDC, asi como sus usos
prácticos.
1 .1 Sistemas Analógicos y Digitales: Definiciones, Codificación, funcionamiento de
un sistema analógico y un sistema digital. Semejanza, diferencia, desventajas y ventajas
de los sistemas analógicos y digitales.
1.2 Sistemas de Numeración: Decimal ,Binario, Octal y Hexadecimal. Conteo Binario.
Comparacion entre el sistema Binario y Decimal. Conversion entre los diferentes
sistemas de númeración más utilizados. Operaciones aritmeticas en el sistema Binario y
Hexadecimal.
1.3 Códigos Binarios: ASCII, EBCDIC, BCD. Diferencia entre los códigos y sus usos
prácticos
Exposición Docente
Análisis de Contenido
Lluvia de Ideas
Taller en Aula
Prueba Corta
Investigación en
Plataforma Tecnológica.
Tutoría Virtual
RECURSOS EVALUATIVOS TIPO DE EV. FECHA DE
Técnicas e instrumentos APLICACIÓN
DIRECCIÓN ACADÉMICA
1%
18/05/2015
REPÚBLICA BOLIVARIANA DE VENEZUELA
MINISTERIO DEL PODER POPULAR PARA LA DEFENSA
UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
DE LA FUERZA ARMADA
VICERRECTORADO ACADÉMICO
DIVISIÓN DE APOYO ACADÉMICO
DEPARTAMENTO DE PLANIFICACIÓN, EVALUACIÓN Y CONTROL
I-2015
PLAN DE EVALUACIÓN
SEMANA
FECHA
OBJETIVO
CONTENIDO