1. MINISTERIO DE EDUCACIÓN - ARGENTINA
ACCEDE – AGOSTO 2002 - INGENIERÍA ELECTRÓNICA – PROBLEMA Nº 5 Página 1
ACCEDE - INGENIERÍA ELECTRÓNICA
PROBLEMA Nº 5
SITUACIÓN
El diagrama en bloques de la Figura representa un sistema lógico diseñado para
indicar el estado de un sistema a partir de identificar el estado de los contactores I1 a I4.
Los dos circuitos combinacionales A y B son los encargados de conformar una correcta
indicación y están integrados con compuertas AND y OR.
En la entrada del sistema se han conectado cuatro interruptores (I1 a I4) de
manera que, cuando están cerrados, las variables a, b, c o d toman valor 0 y, cuando
están abiertos, adquieren valor 1.
El bloque A relaciona las entradas (a, b, c y d) con los pilotos de salida (Fl, F2 y F3) de
la siguiente manera:
o
o
o
o
o
o
o
o
BA
x x xI4 I3 I2 I1
R1 R2 R3 R4
+Vcc
a
b
c
d
F1
F2
F3
X1
X2

2. ACCEDE – AGOSTO 2002 - INGENIERÍA ELECTRÓNICA – PROBLEMA Nº 5 Página 2
• F1 adquiere valor 1 cuando dos (sólo dos) interruptores contiguos están cerrados (I1
e I2; I2 e I3; I3 e I4 son contiguos).
• F2 adquiere valor 1 cuando hay dos o más interruptores abiertos.
• F3 toma valor 1 sólo cuando uno de los interruptores I1 o I4 está abierto.
Cuando F1, F2 o F3 están en uno, se enciende el piloto correspondiente como se muestra en la
Figura.
Las salidas X1 y X2 del bloque B deben indicar, en forma binaria, la cantidad de pilotos
que se encienden para las combinaciones posibles de F1, F2 y F3.
INFORMACIÓN A TENER EN CUENTA
Tablas de la verdad:
AND OR
a b F a b F
0 0 0 0 0 0
0 1 0 0 1 1
1 0 0 1 0 1
1 1 1 1 1 1
Mapa de Karnaugh
00 01 11 10
00 0 1 3 2
01 4 5 7 6
11 12 13 15 14
10 8 9 11 10
cd
ab

3. ACCEDE – AGOSTO 2002 - INGENIERÍA ELECTRÓNICA – PROBLEMA Nº 5 Página 3
SUBPROBLEMA 5.1
1) Sintetice el circuito digital A siguiendo los siguientes pasos:
a) Exprese las tablas de verdad correspondientes al problema y represéntelas en mapas de
Karnaugh.
b) Minimice las funciones.
c) Represente el circuito combinacional que resulta de las funciones minimizadas.
RESPUESTA AL SUBPROBLEMA 5.1
a.- Tabla de verdad de la función.
entradas: a, b, c, d. Salidas: F1, F2, F3.
a b c d F1 F2 F3
0 0 0 0 0 0 0
0 0 0 1 0 0 1
0 0 1 0 1 0 0
0 0 1 1 1 1 0
0 1 0 0 1 0 0
0 1 0 1 0 1 0
0 1 1 0 0 1 0
0 1 1 1 0 1 0
1 0 0 0 0 0 1
1 0 0 1 1 1 0
1 0 1 0 0 1 0
1 0 1 1 0 1 0
1 1 0 0 1 1 0
1 1 0 1 0 1 0
1 1 1 0 0 1 0
1 1 1 1 0 1 0
F1= Σ (2,3,4,9,12)
F2= Σ ( 3,5,6,7,9,10,11,12,13,14,15)
F3= Σ (1,8)

4. ACCEDE – AGOSTO 2002 - INGENIERÍA ELECTRÓNICA – PROBLEMA Nº 5 Página 4
b.- Mapa de Karnaugh y minimización
para F1:
ab
cd 01 11 1000
00
01
11
10 1
1
1
1
1
d.c.b1F = + c.b.a + d.c.b.a
Para F2:
ab
cd 01 11 1000
00
01
11
10
1
1
1
1
1
1
1
1
1
1
1
F2 = a . b + c . d + b . d + b . c + a . d + a . c
Para F3
ab
cd 01 11 1000
00
01
11
10
1
1
d.c.b.ad.c.b.a3F +=

5. ACCEDE – AGOSTO 2002 - INGENIERÍA ELECTRÓNICA – PROBLEMA Nº 5 Página 5
c.- Síntesis
b
c
d
a
b
c
a
b
c
d
F1
a
b
c
d
a
b
c
d
F3
b
c
d
b
d
b
c
a
d
a
c
F2
SUBPROBLEMA 5.2
2) Sintetice el circuito digital B siguiendo los siguientes pasos:
a) Exprese las tablas de verdad correspondientes al problema y represéntelas en mapas de
Karnaugh.
b) Minimice las funciones.
c) Represente el circuito combinacional que resulta de las funciones minimizadas.
RESPUESTA AL SUBPROBLEMA 5.2

6. ACCEDE – AGOSTO 2002 - INGENIERÍA ELECTRÓNICA – PROBLEMA Nº 5 Página 6
a.- Tabla de verdad de la función.
entradas: F1, F2, F3. Salidas: X1, X2
F1 F2 F3 X1 X2
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
X1= Σ (3,5,6,7)
X2= Σ (1,2,4,7)
b.- Mapa de Karnaugh y minimización
Para X1:
01 11 1000
F1F2
F3
0
1 1 1
1
1
X1= F2 . F3 + F1 . F3 + F1 . F2
Para X2:
01 11 1000
F1F2
F3
0
1 1
1 1
1
3F.2F.1F3F.2F.1F3F.2F.1F3F.2F.1F2X +++=

7. ACCEDE – AGOSTO 2002 - INGENIERÍA ELECTRÓNICA – PROBLEMA Nº 5 Página 7
c.- Síntesis
F1
F2
F2
F3
F1
F3
X1
F1
F2
F3
F1
F1
F1
F2
F2
F2
F3
F3
F3
X2