Diapositivas con la información concreta

1. U n i v e r s i d a d I s r a e l
C o m p a r a d o r D i g i t a l d e
4 n ú m e r o s
A g o s t o 2 0 0 9
Carlos Alberto Catuta,
Fernanda Tamayo
Domínguez
Analizarel funcionamientode todoslosdispositivos
digitales.Este proyectoesunjuegodigital.
Proyecto
Integrador III

2. Proyecto Integrador III
Comparador Digital Página 2
FACULTAD DE ELECTRÓNICA Y
TELECOMUCIACIONES
ESCUELA DE ELECTRÓNICA DIGITAL
PROYECTO INTEGRADOR III
DIGITALES
TEMA: Comparador digital de 4 números.
REALIZADO POR: CARLOS ALBERTO CATUTA
MARIA FERNANDA TAMAYO
TUTOR: ING. JOSE ROBLES SALAZAR
QUITO-ECUADOR
AGOSTO 2009

3. Proyecto Integrador III
Comparador Digital Página 3
PROYECTO INTEGRADOR III
TEMA: Comparador digital de 4 números.
OBJETIVO GENERAL:
- Diseñar e implementar un comparador digital de 4 números.
OBJETIVOS ESPECIFICOS:
- Utilizar compuertas lógicas básicas, contadores, comparadores, osciladores,
decodificadores y una memoria.
- Reconocer las etapas individuales del circuito a implementarse.
- Comprobar el funcionamiento de cada dispositivo electrónico, sus funciones y
subfunciones dentro del diseño.
- Comparar elementos básicos con otros más complejos para optimizar la
estructura del diseño
DIAGRAMA DE BLOQUES:
ETAPA DE
INGRESO DE
DATOS
ETAPA DE
CONTEO
ETAPA DE
COMPARACION DE
DATOS 1
ETAPA DE
GENERACION
DE DATOS 1
ETAPA DE
COMPARACION DE
DATOS 2
ETAPA DE
GENERACION
DE DATOS 2

4. Proyecto Integrador III
Comparador Digital Página 4
DESCRIPCION:
Etapa de ingreso de datos: Se centra en los pulsos iniciales (ingreso de monedas)
que puede ser hasta 4, después de éste se aplica un bloqueo para ya no ingresar más
créditos.
Etapa de conteo: Se da un pulso de inicio y empiezan a funcionar los contadores de
forma aleatoria y activándose uno por uno, nunca al mismo tiempo (al azar) para dar el
efecto de comparación posterior. Dependerá también del tiempo del pulso (reacción de
los biestables internos de cada contador).
Etapa de comparación 1: Esta parte del circuito verifica la igualdad o no del número
del 1er contador con el número del 2do contador, el número del 1ero con el del 3er
contador y el 1ero con el último contador y así sucesivamente hasta obtener una señal
de salida que active la paridad y trialidad o tetralidad de la siguiente etapa.
Etapa de generación 1: Despliega en los displays el número resultante de los
contadores en ese instante, deteniéndose uno tras otro.
Etapa de comparación 2: Dependiendo de si existe paridad, trialidad o tetralidad
entre los contadores, la memoria utilizada reconocerá dichas condiciones y despliega
un aviso, en este caso se encienden leds multicolores para la muestra final.
Etapa de generación final: Sea ingresado 1 pulso (moneda) y exista paridad la
memoria reconocerá una ganancia de 2, trialidad con un 3 y tetralidad con un 4. Sean
2 pulsos 2, 4, 6, 8, respectivamente. Sean 3 pulsos iniciales 3, 6, 9, 12; y con 4 pulsos
4, 16, 24, 32 por ser la posibilidad más difícil; todos éstos mostrados en los últimos
displays;
ALCANCE:
El siguiente proyecto se puede aplicar dentro del mercado del entretenimiento debido
a la gran demanda que generan los juegos de salón y casino electrónicos.
De ésta manera se desea divertir de una manera muy didáctica a las personas;
innovando los conceptos del ocio en el presente; para ingeniar mejores en el futuro.
MARCO TEÓRICO

5. Proyecto Integrador III
Comparador Digital Página 5
Compuerta NOT TRIGGER SCHMITT 74LS14
Es un disparador Schmitt el cual encuadra la señal de entrada, es decir toma ciertos
valores de voltaje para un 0 lógico y otros para un 1 lógico con una señal más limpia
(histéresis). También es un inversor; debido a que cuando normalmente se tiene un
nivel de 3.5 V se toma como 1 lógico, pero como se invierte a la salida se tiene un 0
lógico. Cuando los voltajes son menores a 0.5V normalmente se dice existe un 0
lógico pero a la salida de ésta se tiene un 1 lógico.
Fig.1 NOT TRIGGER SCHMITT 74LS14
REGISTROS BASICOS
Biestable JK
Es un dispositivo de almacenamiento temporal de dos estados (alto y bajo).
J: El grabado (set en inglés), puesto en 1 ó nivel alto de la salida.
K: El borrado (reset en inglés), puesto en 0 ó nivel bajo de la salida.
Es importante analizar el comportamiento y las características de un biestable JK
sincronizado debido a su intervención en dispositivos como contadores.
Junto con las entradas J y K existe una entrada Ck de sincronismo o de reloj cuya
misión es la de permitir el cambio de estado del biestable cuando se produce un flanco
de subida o de bajada.
Cuando las entradas J y K están a nivel lógico 1, a cada flanco activo en la entrada de
reloj, la salida del biestable cambia de estado. A este funcionamiento se le denomina
basculación o toggle:

6. Proyecto Integrador III
Comparador Digital Página 6
Fig.2 Diseño de un FF JK sincronizad
CONTADORES
Son arreglos de biestables donde la interacción de éstos permite el paso a un nuevo
estado con la señal de reloj.
El circuito debe partir de un estado inicial y después de n pulsos de reloj regrese al
estado inicial
Contador sincrónico módulo 12 74LS90
Como su nombre lo indica es un contador ascendente que llega hasta el número 12 en
binario 1010, está compuesto por un arreglo de 4 biestables JK.
Diseño interno
Fig.4 Contador módulo 12 sincrónico

7. Proyecto Integrador III
Comparador Digital Página 7
Contador sincrónico up/down 74LS191
Este contador trabaja con los 2 estados y dependiendo de la aplicación se comporta
como ascendente y descendente. Es de 4 bits (hasta el 15) 1111 en binario pero se
puede obtener el conteo deseado realizando un arreglo de compuertas.
Fig.5 Contador Up /Down Sincrónico
Comparador 74LS85
Reciben esta denominación los sistemas combinacionales que indican si dos datos de
n bits son iguales y en el caso que esto no ocurra cuál de ellos es mayor. Posee dos
tipos de entradas: las de comparación (A0...An y B0...Bn) y las de expansión (<,=, y >)
para la conexión en cascada.
En algunos casos es necesario realizar comparaciones entre entradas que tienen un
número de bits mayor que el permitido por el integrado, en estos casos se realiza la
conexión de varios integrados en cascada.

8. Proyecto Integrador III
Comparador Digital Página 8
Se puede diseñar un comparador de 8 bits realizado con el circuito integrado 74LS85
de 4 bits.
Fig.7 Comparador de 4 bits
Conversores de código.- En los sistemas digitales se tratan los datos codificados en
binario; y luego se los utiliza de alguna forma determinada y para ello hace falta
codificar y decodificar esos datos. Normalmente se utilizan circuitos codificadores en
las entradas y decodificadores en sus salidas.
Entre los conversores de códigos existen los conversores binarios como el 74154 que
tiene 4 entradas y 16 salidas; el 74139 que tiene 2 entradas y 4 salidas. Otros
conversores de códigos cambian un números de código binario a otro tipo de código
útil en alguna operación de entrada o de salida; entre ellos el 7442 que cambia de
código BCD a decimal; el 7447 o 7448 que cambia de código BCD a 7 segmentos o el
74147 que cambia de decimal a BCD.

9. Proyecto Integrador III
Comparador Digital Página 9
DECODIFICADORES
Decodificador BCD a 7 segmentos:
Fig.8 Representación de un decodificador BCD a 7 segmentos
Este decodificador es utilizado para poder ver a la salida un número graficado en
decimal utilizando 7 barras luminosas indicadoras basadas en LEDS que conforman lo
que se conoce como DISPLAY.
Este dispositivo se alimenta con un número en BCD y a la salida entrega un resultado
que permite manejar los números decimales en el indicador luminoso de 7 segmentos.
Decodificador 7447: Las salidas de éste decodificador están activadas en bajo (L) y
utiliza un DISPLAY ánodo común 3080.
Decodificador 7448: Sus salidas están activadas en alto (H) y usa un DISPLAY en
cátodo común 3078.
MEMORIAEEPROM 64K AT28C64
Es un gran arreglo de biestables en década que incluye 12 direcciones de entrada un
Enable del integrado y de salida un Write enable y otras entradas que permiten el
ingreso de los datos:
DECODER
BCD
A
7 SEGMENTOS
A
B
C
D
a
b
c
d
e
f
g
e

10. Proyecto Integrador III
Comparador Digital Página 10
Fig.9 Pines de la memoria Eeprom 64 k

11. Proyecto Integrador III
Comparador Digital Página 11
DIAGRAMA CIRCUITAL:
MONEDAS
1 - 2
STAR
primero vs segundo
primero vs tercero
segundo vs tercero
primero vs cuarto
segundo vs cuarto
tercero vs cuarto
L9
L8
L7
+V
V15
10V
abcdefg.
V+
DISP7
74LS47
A3
A2
A1
A0
test
RBI
g
f
e
d
c
b
a
RBO
U25
74LS373
D7
D6
D5
D4
D3
D2
D1
D0
Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0
OE E
U26
U12D
U24A
U12C
U11D
U12B
U13B
S2
+V
V14
10V
74LS90
MS1
MS2
MR1
MR2
CP0
CP1
Q3
Q2
Q1
Q0
U23
74LS47
A3
A2
A1
A0
test
RBI
g
f
e
d
c
b
a
RBO
U22
abcdefg.
V+
DISP6
+V
V13
10V
+V
V12
10V
abcdefg.
V+
DISP5
74LS47
A3
A2
A1
A0
test
RBI
g
f
e
d
c
b
a
RBO
U21
PROM32
CS
A4
A3
A2
A1
A0
O7
O6
O5
O4
O3
O2
O1
O0
U20
L6
L5
L4
L3
L2
L1
74LS85
A3
A2
A1
A0
B3
B2
B1
B0
IA<B
IA=B
IA>B
A<B
A=B
A>B
U19
74LS85
74LS85
A3
A2
A1
A0
B3
B2
B1
B0
IA<B
IA=B
IA>B
A<B
A=B
A>B
U16
74LS85
74LS85
A3
A2
A1
A0
B3
B2
B1
B0
IA<B
IA=B
IA>B
A<B
A=B
A>B
U17
74LS85
74LS85
A3
A2
A1
A0
B3
B2
B1
B0
IA<B
IA=B
IA>B
A<B
A=B
A>B
U18
74LS85
+V
V11
10V
S1
74LS85
A3
A2
A1
A0
B3
B2
B1
B0
IA<B
IA=B
IA>B
A<B
A=B
A>B
U15
74LS85
74LS85
A3
A2
A1
A0
B3
B2
B1
B0
IA<B
IA=B
IA>B
A<B
A=B
A>B
U14
74LS85
U13A
U9D
U9C
U9B
U9A
+V
V6
10V
abcdefg.
V+
DISP3
74LS47
A3
A2
A1
A0
test
RBI
g
f
e
d
c
b
a
RBO
U6
74LS90
MS1
MS2
MR1
MR2
CP0
CP1
Q3
Q2
Q1
Q0
U5
CP1
CP2
Q1
Q2
V5
CP1
CP2
Q1
Q2
V8
74LS90
MS1
MS2
MR1
MR2
CP0
CP1
Q3
Q2
Q1
Q0
U8
74LS47
A3
A2
A1
A0
test
RBI
g
f
e
d
c
b
a
RBO
U7 abcdefg.
V+
DISP4
+V
V7
10V
CP1
CP2
Q1
Q2
V4
74LS90
MS1
MS2
MR1
MR2
CP0
CP1
Q3
Q2
Q1
Q0
U4
74LS47
A3
A2
A1
A0
test
RBI
g
f
e
d
c
b
a
RBO
U3
abcdefg.
V+
DISP2
+V
V3
10V
abcdefg.
V+
DISP1
74LS47
A3
A2
A1
A0
test
RBI
g
f
e
d
c
b
a
RBO
U2
74LS90
MS1
MS2
MR1
MR2
CP0
CP1
Q3
Q2
Q1
Q0
U1
CP1
CP2
Q1
Q2
V1
74LS191
CE
CP
PL
U/D
D3
D2
D1
D0
RC
TC
Q3
Q2
Q1
Q0
U10
+V
V9
10V
CP1
CP2
Q1
Q2
V10
U11A
+V
V2
10V
R2
1k
R1
1k
Fig.10 Diseño de un comparador digital de 4 números

12. Proyecto Integrador III
Comparador Digital Página 12
PROCESO DE INVESTIGACION:
Metodología Utilizada.- Para escoger y proponer el tema se tomó como referencia el
método de observación debido a que se estimó la presencia de elementos como
compuertas básicas, contadores, comparadores, decodificadores, displays, memorias,
etc., es decir aquellos dispositivos que son objeto de nuestro estudio.
La recolección de información y depuración de ésta se basó en el método analítico y
técnico. Analítico porque se necesitó familiarizarse con cada unos de los componentes
que integran el circuito y técnico para establecer diferencias entre estos dispositivos y
complementar las funciones particulares hasta obtener el resultado deseado.
La parte financiera se basa en el método del punto de equilibrio debido a que se
necesita una compensación entre el número de productos (máquinas) que pueden ser
fabricados y la cantidad de dinero que exista para mantener un balance y el producto
pueda ser lanzado al mercado.
Los experimentos previos, implementaciones de prueba y simulaciones se
desarrollaron con el método experimental porque permitió encontrar errores e
inconsistencias para rectificarlas y obtener un óptimo resultado final.
El informe técnico final, conclusiones y recomendaciones se realizaron en base al
método de síntesis, debido a que todo el proceso debe resumirse con ideas concretas
y un epílogo de todo lo realizado para la finalización del proyecto.

13. Proyecto Integrador III
Comparador Digital Página 13
ANÁLISIS FINANCIERO
Introducción:
Debido a la necesidad de formar una sociedad entre la Srta. María Fernanda Tamayo
y el Señor Carlos Alberto Catuta para la ejecución del Proyecto Integrador III que tiene
como tema Comparador Digital de 4 números y realizado un estudio de la parte
económica; se presenta en este documento el análisis pertinente como requisito
dentro de la materia de Presupuestos y Análisis Financiero.
Planteamiento:
La Sociedad Tamayo-Catuta desea construir máquinas de casino con el juego de
poker electrónico; técnicamente con el nombre de “Comparador Digital de 4 números”.
Antes del abastecimiento del material electrónico dicha sociedad solicita 3 proformas
de precios en laboratorios de electrónica autorizados como: APM, Electrosonido y
Omega, algunos de los más reconocidos en la ciudad de Quito.
Dichas proformas permiten así iniciar con la compra de cada uno de los componentes
buscando abaratar gastos pero sin dejar de lado la calidad del producto.

14. Proyecto Integrador III
Comparador Digital Página 14
CONCLUSIONES Y RECOMENDACIONES:
- Se ha diseñado con éxito un comparador digital de 4 números.
- Se diseñó e implementó el circuito en base a los conocimientos adquiridos y
adicionando ciertos criterios favorables para el perfecto funcionamiento del
mismo.
- Se requirió de varias pruebas, ensayos, simulaciones, conocimientos
adicionales para poder perfeccionar y mejorar cada etapa del circuito.
- Se optimizó el diseño utilizando circuitos integrados que abarquen diseños
grandes de circuitos como contadores, comparadores y la memoria.
- Con el proyecto realizado pueden surgir ideas que abarquen más aplicaciones
dentro del campo digital.
- La investigación se respalda en un video mostrando etapa por etapa la
implementación en protoboard y la quema de la baquelita.
- El proyecto realizado es un esquema didáctico por lo que no se manejan
etapas mecánicas.

15. Proyecto Integrador III
Comparador Digital Página 15
BIBLIOGRAFIA:
- Teoría de Digitales:
Universidad Israel Ing. Mauricio Alminati / Ing. Enrique Calvache
- www.alldatasheets.com
- Sistema Digitales Octava Edición / Tocci
- Contabilidad Empresarial y Costos / Pedro Zapata