Diseño de Circuitos combinacionales

1. CIRCUITOS COMBINACIONALES
DE MEDIANA ESCALA DE
INTEGRACIÓN
Autor: Mgter. Ing. GUILLERMO A. FERNÁNDEZ
Carrera de Ingeniería Electrónica – Facultad de Ingeniería
Universidad Nacional de Misiones
Oberá – Misiones – Argentina – Año 2018

2. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 2
INTRODUCCIÓN
ESCALAS DE INTEGRACIÓN EN CIRCUITOS INTEGRADOS DIGITALES
Circuitos SSI = INTEGRACIÓN DE PEQUEÑA ESCALA (Small Scale Integration)
Circuitos integrados que contienen no más de 13 compuertas lógicas.
Ejemplo: Compuertas, Flip Flops, etc.
Circuitos MSI = INTEGRACIÓN A MEDIANA ESCALA (Médium Scale Integration)
Circuitos integrados que contienen de 13 a 100 compuertas lógicas.
Ejemplo: Codificadores, Multiplexores, Registros, Contadores, etc.
Circuitos LSI = INTEGRACIÓN A ALTA ESCALA (Large Scale Integration)
Circuitos integrados que contienen de 100 a 1000 compuertas lógicas.
Ejemplo: Memorias, ALUs, Microprocesadores de 8 y 16 bits, etc.
Circuitos VLSI = INTEGRACIÓN A MUY ALTA ESCALA (Very Large Scale Integration)
Circuitos integrados que contienen más de 1000 compuertas lógicas.
Ejemplo: Microprocesadores de 32 bits, Microcontroladores, DSP, etc.
Circuitos Nº de Compuertas
SSI
MSI 13 - 100
LSI 100 - 1000
VLSI > 1000

3. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 3
INTRODUCCIÓN
IDENTIFICACIÓN DE ENTRADAS Y SALIDAS EN CIRCUITOS INTEGRADOS DIGITALES
«Burbuja» o «Raya»  Entradas y/o Salidas activas en BAJO.
«SIN Burbuja» o «SIN Raya»  Entradas y/o Salidas activas en ALTO.

4. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 4
CIRCUITOS COMBINACIONALES MSI
M = 2
N
Entrada
de Datos
“N” Entradas
de Selección
(código)
“M” Salidas
de Datos
DEMUX-4
Y0
S0
DEMULTIPLEXOR
DE 4 SALIDAS
Y1
D Y2
Y3
S1
COMPARADOR
DE MAGNITUD DE 4 BITS
Salidas
de la
Comparación
LSB
MSB
Entradas
DATO A
A0
A1
A2
A3
B0
O
B1
B2
B3
Entradas
DATO B
A B
A B
A=B
A=B
A B
A B
Entradas
en
Cascada
LSB
MSB
O
O
FA
#0
A0
B0
C0=CINC1
S0
FA
#1
A1
B1
C2
S1
FA
#2
A2
B2
C3
S2
FA
#3
A3
B3
COUT=C4
S3
Codificador
Decodificador
Multiplexor
Sumador
Comparador
Demultiplexor

5. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 5
CODIFICADORES
SON CIRCUITOS COMBINACIONALES QUE PROPORCIONAN UN CÓDIGO DE SALIDA SEGÚN LA ENTRADA QUE
SE ENCUENTRE EN ESTADO ACTIVO.
M ≤ 2
N
Ejemplo: Codificador de 4 a 2 líneas con
entradas activas en BAJO.
I0 I1 I2 I3 Q1 Q0 EO
X X X 0 1 1 0
X X 0 1 1 0 0
X 0 1 1 0 1 0
0 1 1 1 0 0 0
1 1 1 1 1 1 1
PRIORIDAD: EN UN CODIFICADOR CON PRIORIDAD SE ASEGURA QUE CUANDO
DOS O MAS ENTRADAS ESTAN ACTIVADAS EN FORMA SIMULTANEA, EL CÓDIGO
DE SALIDA CORRESPONDE A LA ENTRADA DE MAYOR PESO ACTIVADA.
Codificador de 9 a 4 líneas (sin prioridad)

6. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 6
CODIFICADORES
Codificador de OCTAL a BINARIO INVERSO (de 8 a 3 líneas)
74LS148
Codificador de DECIMAL a BCD INVERSO (de 9 a 4 líneas)
74LS147
Con salida de
código activa en
bajo
Con salida de
BCD invertida

7. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 7
DECODIFICADORES LÓGICOS
ESTOS CIRUITOS ACEPTAN UN CÓDIGO BINARIO DE ENTRADA Y LO TRANSFORMAN EN INFORMACIÓN
RECONOCIBLE, COMO SER UNA SALIDA EN ESTADO ACTIVO O UNA COMBINACIÓN DE ESTADOS PARA ENCENDER
UN DISPLAY.
Ejemplo: Decodificador lógico de 2 a 4
líneas con salidas activas en BAJO.
A1 A0 Q0 Q1 Q2 Q3
0 0 0 1 1 1
0 1 1 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0
DECODIFICADORES LÓGICOS: SÓLO ACTIVAN UNA SALIDA SEGUN CÓDIGO DE
ENTRADA.
DECODIFICADORES EXCITADORES: ACTIVAN MÁS DE UNA SALIDA SEGUN
CÓDIGO DE ENTRADA, CON EL FIN DE ENCENDER UN DISPLAY.
DECODIFICADOR
LÓGICO

8. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 8
DECODIFICADORES LÓGICOS
Decodificador Lógico OCTAL (de 3 a 8 líneas)
Doble Decodificador Lógico de 2 a 4 líneas
74LS138
74LS139
Funciones lógicas con decodificadores
3 3
(1;2;4;7) (3;5;6;7)
N N
S Co
 
  
Con salidas de
activas en bajo
Con salidas de
activas en bajo

9. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 9
DECODIFICADORES EXCITADORES
Decodificador de BCD a 7 segmentos para DISPLAY LEDs
Conexión
LSB
MSB
Entrada
BCD
Entradas
de control
a
a
A
+5V
+5V
b b
c
c
d
d
e
ef
f
g
g
AC
Resistencias
Limitadoras
de Corriente
DISPLAY DE
7 SEMENTOS
DE ÁNODO
COMÚN
Rs
Rs = (5 - 2,7)V/ 10 mA
74LS47
B
C
D
BI/RBO
RBI
LT
LT (LAMP TEST): CON UN BAJO EN ESTA ENTRADA, TODOS LOS LEDs DEL DISPLAY SE
ENCIENDEN, SIN IMPORTAR EL CÓDIGO BCD DE ENTRADA. LA ENTRADA ES UTILIZADA
PARA VERIFICAR EL FUNCIONAMIENTO DE LOS SEGMENTOS DEL DISPLAY.
RBI (RIPPLE BLANKING INPUT): ENTRADA DE PROPAGACIÓN DE APAGADO. CON ESTA
ENTRADA EN BAJO Y ABCD=0000, SE APAGA EL DISPLAY.
BI/RBO (BLANKING INPUT / RIPPLE BLANKING OUTPUT): COMO ENTRADA, CON UN
BAJO PERMITE APAGAR EL DISPLAY SIN IMPORTAR EL CÓDIGO BCD DE ENTRADA. COMO
SALIDA, PRODUCE UN ESTADO BAJO INDICANDO QUE EL DISPLAY SE ENCUENTRA
APAGADO.
Entradas de Control
74LS47

10. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 10
DECODIFICADORES EXCITADORES
RBI Y RBO PERMITEN APAGADO EN CASCADA DE LOS DISPLAYS QUE MANEJA EL 74LS47
a
a
A
+5V
b
b
c
c
d
d
e
e
f
f
g
g
74LS47
BCD
BI/
RBO RBI LT
+5V
a
a
A
+5V
b
b
c
c
d
d
e
e
f
f
g
g
74LS47
BCD
BI/
RBO RBI LT
+5V
a
a
A
+5V
b
b
c
c
d
d
e
e
f
f
g
g
74LS47
MSD
BCD
BI/
RBO RBI LT
+5V
0000 0000 11
3
00
00
LSD

11. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 11
MULTIPLEXORES
TAMBIÉN DENOMINADOS «SELECTORES DE DATOS», SON CIRCUITOS COMBINACIONALES QUE PERMITEN SELECCIONAR UNA DE
VARIAS ENTRADAS Y DIRIGIR SU ESTADO LÓGICO A UNA SALIDA.
Ejemplo: Multiplexor de 4 líneas.
S1 S0 D0 D1 D2 D3 Y
0 0 0 X X X 0
0 0 1 X X X 1
0 1 X 0 X X 0
0 1 X 1 X X 1
1 0 X X 0 X 0
1 0 X X 1 X 1
1 1 X X X 0 0
1 1 X X X 1 1
M = 2N
Multiplexor
D0
D1
D2
D3
Funciones lógicas
con Multiplexores
3
3
(2;4;7)
(0;1;3;5;6)
N
N
F
F







12. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 12
MULTIPLEXORES
Multiplexor de 8 entradas
74LS151
Cuadruple Multiplexor de 2 entradas
74LS157

13. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 13
DEMULTIPLEXORES
SON CIRCUITOS COMBINACIONALES MEDIANTE LOS CUALES UN ESTADO LÓGICO PRESENTE EN UNA ENTRADA PUEDE SER DISTRIBUIDO A
VARIAS LÍNEAS DE SALIDA. TAMBIÉN SE LOS DENOMINA «DISTRIBUIDOR DE DATOS».
Ejemplo: Demultiplexor de 4 salidas
S1 S0 D Y0 Y1 Y2 Y3
0 0 0 0 X X X
0 0 1 1 X X X
0 1 0 X 0 X X
0 1 1 X 1 X X
1 0 0 X X 0 X
1 0 1 X X 1 X
1 1 0 X X X 0
1 1 1 X X X 1
M = 2N
M = 2
N
Entrada
de Datos
“N” Entradas
de Selección
(código)
“M” Salidas
de Datos
DEMUX-4
Y0
S0
DEMULTIPLEXOR
DE 4 SALIDAS
Y1
D Y2
Y3
S1
Demultiplexor
74LS138 como
demultiplexor

14. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 14
COMPARADORES DE MAGNITUD
SON UN CIRCUITOS COMBINACIONALES QUE COMPARAN DOS CANTIDADES BINARIAS DE ENTRADA Y PROPORCIONAN EN SU SALIDA
INFORMACIÓN SOBRE LA COMPARACIÓN ENTRE AMBAS CANTIDADES, ES DECIR SI SON IGUALES O SI UNA ES MAYOR A OTRA.
COMPARADOR
DE MAGNITUD DE 4 BITS
Salidas
de la
Comparación
LSB
MSB
Entradas
DATO A
A0
A1
A2
A3
B0
O
B1
B2
B3
Entradas
DATO B
A B
A B
A=B
A=B
A B
A B
Entradas
en
Cascada
LSB
MSB
O
O
74LS85
Comparación de palabras de «n» bits (conexión en cascada)
Comparador menos
significativo
Comparador mas
significativo

15. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 15
SUMADORES BINARIOS
Sumador Total de dos bits (Full Adder)
A B CIN S COUT
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
A; B: Sumandos
CIN: Entrada de Acarreo
COUT: Salida de Acarreo
S: Suma
FA
A
B
CIN
COUT
S
OUT OUT
S S
C C
    
       
IN IN IN IN IN
IN IN IN IN IN IN
ABC +ABC +ABC +ABC A B C
ABC ABC ABC ABC BC AC AB
Sumador Total de 4 bits
FA
#0
A0
B0
C0=CINC1
S0
FA
#1
A1
B1
C2
S1
FA
#2
A2
B2
C3
S2
FA
#3
A3
B3
COUT=C4
S3
74LS283

16. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 16
SUMADORES BINARIOS
Sumador Total de 8 bits
(conexión en cascada)
SUMADOR
DE 4 BITS
A4A5A6A7
Cout
B4B5B6B7
S4S5S6S7
SUMA
Cin SUMADOR
DE 4 BITS
DATO A
(Sumando)
A0A1A2A3
Cout
B0B1B2B3
DATO B
(Cosumando)
S0S1S2S3
SUMA
Cin
Resta con un
Sumador
Total
SUMADOR
DE 4 BITS
DATO A
(Sumando)
A0A1A2A3
Cout
(Se ignora)
B0B1B2B3
DATO B
(Cosumando
Invertido)
S0S1S2S3
RESTA EN
COMPLEMENTO A 2
Cin=1

17. U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Ing. Guillermo A. Fernández 17
REFERENCIAS BIBLIOGRÁFICAS
 Sistemas Digitales. Principios y aplicaciones, 8ª edición – Ronald J. Tocci y
Neal S. Widmer. Pearson Prentice Hall, año 2003.
 Fundamentos de Sistemas Digitales, 9ª edición – Thomas L. Floyd. Pearson
Prentice Hall, año 2006.