AN RF RECEIVER BASED ON CURRENT CONVEYORS FOR DVB-SH
Diseño de un Sintetizador para el Estándar IEEE 802.11a
1. DISEÑO DE UN SINTETIZADOR
PARA EL ESTÁNDAR IEEE 802.11a
AUTOR: DAILOS RAMOS VALIDO TUTORES: SUNIL LALCHAND KHEMCHANDANI
ESPECIALIDAD: SISTEMAS ELECTRÓNICOS FRANCISCO JAVIER DEL PINO SUÁREZ
EUITT ULPGC OCTUBRE 2005
2. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Introducción
Estándar IEEE 802.11a
Bloque I Sistemas de radiofrecuencia
Tipos de receptores
Estudio de los sintetizadores
Objetivos
Diseño del comparador de fase
Diseño del filtro
Diseño del divisor rápido
Bloque II Diseño del divisor programable
Estudio del VCO
Diseño del sintetizador de frecuencias
Bloque III Conclusiones
Presupuesto
3. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Introducción
Estándar IEEE 802.11a
Bloque I Sistemas de radiofrecuencia
Tipos de receptores
Estudio de los sintetizadores
Objetivos
Diseño del comparador de fase
Diseño del filtro
Diseño del divisor rápido
Bloque II Diseño del divisor programable
Estudio del VCO
Diseño del sintetizador de frecuencias
Bloque III Conclusiones
Presupuesto
4. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Introducción
WLAN (Wireless Local Area Network)
5. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Introducción
Estándar IEEE 802.11a
Bloque I Sistemas de radiofrecuencia
Tipos de receptores
Estudio de los sintetizadores
Objetivos
Diseño del comparador de fase
Diseño del filtro
Diseño del divisor rápido
Bloque II Diseño del divisor programable
Estudio del VCO
Diseño del sintetizador de frecuencias
Bloque III Conclusiones
Presupuesto
6. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Estándar IEEE 802.11a
• Para redes inalámbricas en la banda de 5GHz
•
Tasa de transferencia máxima de 54 Mbps
Canalización
800 mW 52 subcanales de
200 mW 300 KHz cada una
40 mW
5.15G 5.25G 5.35G 5.725G 5.825G 20MHz
7. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Estándar IEEE 802.11a
• Impedancia de antena en transmisión y recepción: 50
Ohmios
Tipo 1 0 ºC a 40 ºC
• Temperatura de funcionamiento Tipo 2 -20 ºC a 50 ºC
Tipo 3 -30 ºC a 70 ºC
5.15-5.25 (GHz) -> 40mW
• Potencia de transmisión 5.25-5.35 (GHz) -> 200mW
5.725-5.825 (GHz) -> 800mW
• Variación máxima de frecuencia en la salida de ±20 ppm
• Sensibilidad mínima de -82 dBm para una tasa de 6
Mbits/s
• Figura de ruido máxima en recepción de 14 dB
8. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Introducción
Estándar IEEE 802.11a
Bloque I Sistemas de radiofrecuencia
Tipos de receptores
Estudio de los sintetizadores
Objetivos
Diseño del comparador de fase
Diseño del filtro
Diseño del divisor rápido
Bloque II Diseño del divisor programable
Estudio del VCO
Diseño del sintetizador de frecuencias
Bloque III Conclusiones
Presupuesto
9. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Sistemas de
radiofrecuencia
Transmisor
Receptor
10. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Sistemas de
radiofrecuencia
Receptor
Etapa
analógica
Filtro1 A RF Filtro2
Filtro2 Etapa IF
Etapa IF A IF
A IF
Sintetizador
a diseñar
11. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Introducción
Estándar IEEE 802.11a
Bloque I Sistemas de radiofrecuencia
Tipos de receptores
Estudio de los sintetizadores
Objetivos
Diseño del comparador de fase
Diseño del filtro
Diseño del divisor rápido
Bloque II Diseño del divisor programable
Estudio del VCO
Diseño del sintetizador de frecuencias
Bloque III Conclusiones
Presupuesto
12. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Tipos de receptores
Conversión directa
I
LNA OL
90º
OL=5.18 GHz
Q
Ventajas Inconveniente
• s
Aparece un Offset en la salida
• No hay problemas con la (Self Mixing)
frecuencia imagen
• Aparece error de constelación
•Reducido número de
• Implementación del sintetizador
componentes
• Ruido flicker
13. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Tipos de receptores
Doble conversión o conversión
superheterodino
Ventajas
I
• Elimina Self Mixing
LNA IF OL2
90º • Mejora selectividad
OL1 Q • Sintetizador de baja
frecuencia
Inconvenientes
• Elevado número de
componentes
•Filtro de Frecuencia
intermedia no 5.18 GHZ
OL2=1.18
integrable GHZ
OL1=4 GHZ
14. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Tipos de receptores
Arquitectura Weaver
Ventajas
• Gran selectividad - IF
LNA
• No es necesario 90º 90º +
el uso de filtros de
frecuencia
intermedia
-
I Inconvenientes
+
• Elevado número
LNA 90º de componentes
90º
•Pueden aparecer
+ Q errores de
5.18-5.805 GHZ + constelación
15. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Tipos de receptores
Conversión a baja frecuencia intermedia
I
LNA OL
90º
Q
20 MHZ 5.14 GHZ 5.18 GHZ
OL=5.16 GHz
Ventajas Inconvenientes
• Reducido número de • Utilizar ADC más rápidos
componentes
• Necesario filtro de FI
• No depende del ruido
flicker
•Implementación del
sintetizador
16. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Tipos de receptores
Elección de la arquitectura
Reducido número de No depende del ruido
componentes flicker
CONVERSIÓN A BAJA FRECUENCIA
INTERMEDIA
Evitar Self Mixing
17. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Introducción
Estándar IEEE 802.11a
Bloque I Sistemas de radiofrecuencia
Tipos de receptores
Estudio de los sintetizadores
Objetivos
Diseño del comparador de fase
Diseño del filtro
Diseño del divisor rápido
Bloque II Diseño del divisor programable
Estudio del VCO
Diseño del sintetizador de frecuencias
Bloque III Conclusiones
Presupuesto
18. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Estudio de los sintetizadores
Síntesis de frecuencia
• El método más utilizado es trabajar con un PLL y
divisores de frecuencia
19. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Estudio de los sintetizadores
PLL (Lazos enganchados en fase)
Kd F(s) Kv
Φr Φo
DETECTOR
fr DE FASE VCO fo
Φo
fo
Φo = Φr
Φr
fo = fr
20. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Estudio de los sintetizadores
Sintetizador ≠ PLL
fr DETECTOR
fo
DE FASE VCO
fo/N
fo
N
Divisor
fo = N• fr
21. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Estudio de los sintetizadores
Distintas estructuras
con divisor programable con divisor fijo y programable
Φr DETECTOR
Φo Φr DETECTOR
Φo
DE FASE DE FASE
Φo/Np•Nf
Φo/N
Φo/Nf
Np Np Nf
con divisor de doble módulo con mezclador
Φo=Np• Φr+f1
Φr DETECTOR
Φo Φr DETECTOR
DE FASE DE FASE
Φo/N
Np P/P+1 Np
f1
A
22. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Estudio de los sintetizadores
Estructura elegida
SINTETIZADOR CON DIVISOR FIJO RÁPIDO Y DIVISOR DE
DOBLE MÓDULO
DETECTOR
DE FASE
Np P/P+1 Nf
A
Divisor de
doble módulo Divisor fijo
23. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Estudio de los sintetizadores
Frecuencias del sintetizador
Frecuencia central de Frecuencia del
Banda(GHz) cada canal sintetizador
(MHZ) Fout=RF-IF(MHz)
U-NII 5180 5160
Banda inferior 5200 5180
(5.15-5.25) 5220 5200
5240 5220
U-NII 5260 5240
Banda media 5280 5260
(5.25-5.35) 5300 5280
5320 5300
U-NII 5745 5725
Banda superior 5765 5745
(5.725-5.825) 5785 5765
5805 5785
24. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Introducción
Estándar IEEE 802.11a
Bloque I Sistemas de radiofrecuencia
Tipos de receptores
Estudio de los sintetizadores
Objetivos
Diseño del comparador de fase
Diseño del filtro
Diseño del divisor rápido
Bloque II Diseño del divisor programable
Estudio del VCO
Diseño del sintetizador de frecuencias
Bloque III Conclusiones
Presupuesto
25. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Objetivos
Diseñar un sintetizador integrado en tecnología SiGe de
0.35µm de AMS para estándar inalámbrico IEEE 802.11a
• Elementos a diseñar:
Detector de fase.
Filtro paso bajo.
Divisor rápido.
Divisor programable.
• Elemento diseñado:
VCO.
26. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Introducción
Estándar IEEE 802.11a
Bloque I Sistemas de radiofrecuencia
Tipos de receptores
Estudio de los sintetizadores
Objetivos
Diseño del comparador de fase
Diseño del filtro
Diseño del divisor rápido
Bloque II Diseño del divisor programable
Estudio del VCO
Diseño del sintetizador de frecuencias
Bloque III Conclusiones
Presupuesto
27. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
Kd
Φr
Vd = Kd [Φr - Φv]
DETECTOR
DE FASE
Φv
• Tipos :
OR exclusiva
Comparador de fase/frecuencia más bombeo de carga
28. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
OR exclusiva
A B XOR
0 0 0
0 1 1
1 0 1
1 1 0
1
Niveles de entrada = ⇒ Estado bajo
Niveles de entrada ≠ ⇒ Estado alto
29. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
OR exclusiva
V C
_D
SC
R2
V c .3
d =3 V
Pr
ot
M S E _P O
O FT M S M S E _P O
O FT M S
Vu
ot
M S E2
O FT M S E5
O FT
Nm
u =4
Pr
ot Md l o p
oe =md Md l o p
oe =md
Vin L n t=l u
e gh e m
p L n t=l u
e gh e m
p
Nm
u =1 W t=w u
idh p m W t=w u
idh p m
M S E _N O
O FT M S M S E _P O
O FT M S
M S E6
O FT M S E7
O FT M S E _P O
O FT M S Prot
Md l o n
oe =md Md l o p
oe =md M S E9
O FT
Lnt e u
e g =l m
h p V u_I
o tnv
L n t=l u
e gh e m
n Md l o p
oe =md Nm
u =5
W t=w u
idh nm W t pu
id =w m
h L n t=l u
eg e m
h p
W t .7 pu
idh *w m
=0
Pr
ot
Ve
rf
Nm
u =2
M S E _N O
O FT M S M S E _N O
O FT M S
M S E _N O
O FT M S M S E8
O FT
M S E1
O FT
M S E4
O FT Md l o n
oe =md
Md l o n
oe =md
Md l o n
oe =md Lnt e u
e g =l m
h n
L n t=l u
eg e m
h n
Lnt e u
e g =l m
h n W t nu
id =w m
h
Wt nm
idh=w u
W t nu
id =w m
h
30. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
OR exclusiva
4
V C
_D
3 SC
R2
V c .3
d =3 V
AV
2
,
entradas
1
Pr
ot
M S E _P O
O FT M S M S E _P O
O FT M S
0 Vu
ot
M S E2
O FT M S E5
O FT
Nm
u =4
Pr
4 t
o Md l o p
oe =md Md l o p
oe =md
Vin L n t=l u
e gh e m
p L n t=l u
e gh e m
p
3
Nm
u =1 W t=w u
idh p m W t=w u
idh p m
BV
2
,
1
0
4
3
M S E _N O
O FT M S M S E _P O
O FT M S
X RV
salida
M S E6
O FT M S E7
O FT M S E _P O
O FT M S Pr
O ,
2
ot
Md l o n
oe =md Md l o p
oe =md M S E9
O FT
1
Lnt e u
e g =l m
h p V u_I
o tnv
L n t=l u
e gh e m
n Md l o p
oe =md
0 Nm
u =5
W t=w u
idh nm W t pu
id =w m
h L n t=l u
eg e m
h p
-1
W t .7 pu
idh *w m
=0
Pr
4t
o
Ve
rf
X O ,V
3
Nm
u =2
N R
2
1
M S E _N O
O FT M S M S E _N O
O FT M S
M S E _N O
O FT M S M S E8
O FT
0 M S E1
O FT
M S E4
O FT Md l o n
oe =md
Md l o n
oe =md
-1 Md l o n
oe =md Lnt e u
e g =l m
h n
0 2
0 4
0 6
0 80 10
0 L n t e u0
e10 n1
g =l 4
2h m 10
6 10L n20 n m
8 e g0 e u 2
t=l 20
h 20
4 20
6 20
8 30
0
Wt nm
idh=w u W t nu
id =w m
h
W t nuim , ne
id =w m e sc
h t
31. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
Comparador de fase/frecuencia + bombeo de carga
• Diseño :
Comparador de fase/frecuencia
Bomba de carga
32. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
Comparador de fase/frecuencia
( Estado 10 ⇒ D )
Flanco de bajada de una
señal ( Estado 01 ⇒ U )
Flanco de bajada de la otra señal ⇒ Estado
00
ESTADO D U
00 0 0
01 0 1
10 1 0
1
33. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
Comparador de fase/frecuencia
I1
N
Ve
rf O T
U I1
N
UP
I2
N
I2
N O T
U
nn2
ad I1
N
O T
U
I3
N
X3 I2
N
nn3
ad
nn2
ad X5
X9
I1
N
O T
U
I2
N
I1
N
nn2
ad
X8
I2
N
O T
U
I3
N
I4
N
I1
N
O T
U
nn4
ad
X7
I2
N
nn2
ad
X0
1
I1
N
O T
U
I1
N
I2
N
D W
O N
Vin I2
N O T
U
nn2
ad
I1
N
O T
U I3
N
I2
N
X1
1
nn3
ad
nn2
ad X6
X4
34. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
Comparador de fase/frecuencia
I1
N
Ve
rf O T
U I1
N
UP
I2
N
I2
N O T
U
nn2
ad I1
N
O T
U
I3
N
X3 I2
N
nn3
ad
nn2
ad X5
X9
I1
N
O T
U
I2
N
I1
N
nn2
ad
X8
I2
N
O T
U
I3
N
I4
N
I1
N
O T
U
nn4
ad
X7
I2
N
nn2
ad
X0
1
I1
N
O T
U
I1
N
I2
N
D W
O N
Vin I2
N O T
U
nn2
ad
I1
N
O T
U I3
N
I2
N
X1
1
nn3
ad
nn2
ad X6
X4
35. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
Comparador de fase/frecuencia
R sus e etm o
e p e t n li
a e p
4
f
3
m a ( O NU )
Ve
D W - P
2 0
.0
r
I1
N
Ve2
rf O T
U I1
N
1 0
.5
UP
I2
N
1 I2
N O T
U
1 0
.0
nn2
ad I1
N
I3
N
0
O T
U
X3 I2
N 50
0 .0
4 nn3
ad
en
nn2
ad X5 0 0
.0 0
3
n
X9
I1
N - 0 .0
50
Vi
2 O T
U
I2
N
- .0
1 0
1 I1
N
nn2
ad - .5
1 0
0 X8
I2
N
O T
U
4
O N
I3
N
3
D W
I4
N
2
I1
N
O T
U
nn4
ad E n
q
1 I2
N
X7
0 nn2
ad G n
aa
-1 X0
1
I1
N
3.4 O T
U
I1
N
3.2 I2
N
D W
O N
3V in Sl
ee
I2
N O T
U
.0
P
nn2
ad
I1
N
2.8 O T
U I3
N
U
2.6
I2
N
X1
1
2.4 nn3
ad
2.2 n n 2
ad X6 0.0
2.0 X4
10
10
10
10
10
10
10
20
20
20
20
20
20
20
30
30
30
30
30
30
30
40
40
40
40
40
40
50
0
0
4
4
6
8
2
4
8
2
6
6
8
0
2
2
8
8
0
2
4
4
6
6
0
6
6
0
t e ne
im , sc m 1
in e ( 1
dp m
v( ::s e
s0 w
[
36. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
Bomba de carga
Port
Vdd
Num=2
Eqn
MOSFET_PMOS
MOSFET9 MOSFET_PMOS
Port Model=modp MOSFET7 Port
Pup Length=lep um Model=modp LoopFilter
Num=3 Width=wp um Length=lep um Num=5
Width=wp um
Port
Pdown MOSFET_NMO
Num=1 S OSFET8
M
Model=modn
MOSFET_NMO Length=len um
S OSFET10
M Width=(1/3)*wn um
Model=modn Port
Length=len um GND
Width=wn um Num=4
37. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
Comparador de fase/frecuencia + Bomba de carga
Comparador de
fase/frecuencia
V C
_D
SC
R 1
V c .3
d =3
R
Vd
d
Pp
u
Pr
ot PD
F U1 Pp
u
Rf
e
Ms
o
R iG
S e D1
Po n
dw Pon
dw
Ip
c
Nm
u =1 G D
N
V
V U2
Pr
ot
D2 I
cp
Pr
ot C _m sig
P os e Nm
u =3
Vo
c P D o s e _d v e
F _m sig 2 e ic C ag p m 1
h re u p
Nm
u =2 X1
Bomba de carga
38. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
Comparador de fase/frecuencia + Bomba de carga
R su s e e t m o
ep et n lie p
a
4
rf
3
Ve
2
1
0
4
Vn 3
2
i
1
0 m1
4
0
0
0
0
0
3
Pp
.0
.2
.4
.6
.8
De
u
2
1 m 1
in e ( 1 0 0
dp m ) .8 0
=
0 v(0 we _s e e y
s ::s e p iz( l F
[ D a
4
Pon
3
dw
2
1
0
-1
10
0 .u
0 0
.0 0
I P
_C
- 0 .u
10
Corriente -icp - 0 .u
20
- 0 .u
30
10
10
10
10
10
10
10
20
20
20
20
20
20
20
30
30
30
30
30
30
30
40
40
40
40
40
40
40
40
50
4
6
6
4
6
6
8
8
8
8
8
8
0
0
2
8
8
0
2
0
2
4
6
6
0
0
2
4
6
6
t e ne
im , sc
39. Diseño de un sintetizador para el estándar IEEE802.11a
Dailos Ramos Valido
Diseño del comparador de fase
Comparador de fase/frecuencia + Bomba de carga
R su s e e t m o
ep et n lie p
a
4
rf
3
Ve
2
1
0
4
3
Vn
2
i
1
0
4
0
0
0
0
0
1
3
.0
.2
.4
.6
.0
.8
Pp
2 D ly
ea
u
1
m 1
0 in e ( 1 1 0
dp m ) .2 0
=
-1 v(0 we _s eD l F c
s ::s e p iz( e yr
[ a a
3.5
Pon
3.0
dw
2.5
2.0
1.5
1.0
30
0 .u
20
0 .u
I P
_C
10
0 .u
Corriente icp 0 0
.0 0
- 0 .u
10
10
10
10
10
10
10
20
20
20
20
20
20
20
30
30
30
30
30
30
30
40
40
40
40
40
40
40
50
50
4
6
6
4
4
8
8
2
2
8
0
0
0
2
8
0
2
2
6
0
0
2
2
4
6
0
0
4
6
t e ne
im , sc
Notas del editor
Buenos días miembros del tribunal y asistentes aquí reunidos, como ha dicho el tribunal, vamos a diseñar un sintetizador para WIFI. Para ello hemos realizado un índice que consta de tres bloques.
Un primer bloque teórico en los que veremos una pequeña introducción a los sistemas inalámbricos, el estándar a usar, los sistemas de radiofrecuencia, tipos de receptores, los sintetizadores y los objetivos a conseguir. Un segundo bloque de diseño que comprende comparador de fase, filtro, divisores rápido y programable, el estudio del VCO ya implementado por el IUMA y el sintetizador completo. Para terminar veremos las conclusiones del proyecto y el presupuesto.
Pues comencemos con la introducción
En la actualidad es cada vez más frecuente encontrarnos con sistemas inalámbricos, pues eliminan la necesidad de utilizar cables llevando consigo nuevas posibilidades. Además los fabricantes nos proporcionan aplicaciones para estos sistemas como módems, PDAs, micros...Todas estas posibilidades hacen que se expandan hacia hospitales, universidades e incluso a los hogares. Un ilimitado número de posibilidades
Seguidamente comentaremos el estándar usado el IEEE 802.11a
Este se define para redes inalámbricas en la banda de los 5 GHz y para una taza de transferencia máxima de 54Mbps. Existen tres bandas, con cuatro canales de datos cada una, a su vez cada canal posee 52 subcanales. La primera banda va desde los 5.15 a los 5.25 GHz, la segunda de los 5.25 a los 5.35 y la tercera de los 5.725 a los 5.825 GHz
Otras características pueden ser las impedancias, rangos de temperatura, potencia de transmisión ...
Pues pasemos a explicar que son los sistemas de radiofrecuencia
Decimos que es aquel en que un transmisor y un receptor se comunican a través del espacio radioeléctrico.
Vamos a centrarnos en el receptor, más concretamente en la etapa analógica. Tenemos una antena seguidamente se filtra la banda útil, se amplifica y se elimina la frecuencia imagen. La banda útil se mezcla produciendo un cambio de frecuencia a una frecuencia de salida fija para posteriormente tratar la frecuencia intermedia. El mezclador necesita de un oscilador local, pues ESTE será nuestro SINTETIZADOR a diseñar.
Una vez sabemos el elemento que vamos a diseñar, y para elegir la topología del sintetizador, antes escogeremos el tipo de receptor teniendo cuatro posibilidades
Conversión directa, en este tipo pasamos la banda útil a banda base. Con esta arquitectura no hay problemas con la FI y además tenemos un escaso número de componentes,por el contrario aparece un offset a la salida que disminuye el rango dinámico. Aparecen errores de constelación debido al uso de desfazadores. El sintetizador es difícil de realizar y como además pasamos a banda base, el ruido flicker cobra importancia.
Otra es la de doble conversión, primero pasamos a una frecuencia intermedia y luego a banda base. Con ella eliminamos el offset, el sintetizador será más fácil de realizar pero tenemos un número elevado de componentes y el filtro de frecuencia intermedia no es integrable.
Arquitectura weaver, esta utiliza la translación de las bandas laterales y obtener la señal en banda base. Con esta obtenemos gran selectividad, y sin la necesidad de usar filtros de frecuencia intermedia, pero tenemos demasiados componentes y pueden aparecer errores de constelación.
Por último la conversión a baja frecuencia intermedia, la cual realiza una conversión a una frecuencia intermedia, (como puede ser de 20 MHz), Con ella conseguimos utilizar menos componentes y solucionar el ruido flicker, pero necesitamos conversores más rápidos, filtro de frecuencia intermedia y en este la implementación del sintetizador no es tan fácil
La elección del receptor llega como compromiso de tener un número reducido de componentes, que no dependa del ruido flicker, evitar errores de constelación y offset, por ello escogemos la de CONVERSIÓN A BAJA FRECUENCIA INTERMEDIA
Vamos a estudiar los sintetizadores
Pues bien, la síntesis de frecuencia es el proceso que genera una señal de frecuencia concreta que se puede escoger de entre unos valores determinados. El método que vamos a utilizar es el de trabajar con un PLL y divisores de frecuencia, Pues entonces vamos a definir que es un PLL
Este es un circuito realimentado de control con el que se intenta conseguir que la fase de un oscilador local variable sea réplica de la fase de la señal de entrada. Consta de un detector de fase, un filtro, un VCO el cual genera la frecuencia de salida y de una realimentación. Decimos que está enganchado cuando la fase de la señal de salida es igual a la fase de la señal de entrada.
Pues bien, la diferencia entre un sintetizador y un PLL es que ponemos un divisor entre el detector de fase y el VCO. El funcionamiento es el mismo que el de un PLL (a excepción de que la frecuencia que entra al detector de fase es la de salida dividida por el factor de división). El sistema se engancha cuando la frecuencia de salida es igual a la de entrada multiplicada por el factor a multiplicar.
Existen distintas estructuras de divisores como son con un divisor programable, con divisor fijo más programable, con divisor de doble módulo, con mezclador. Nosotros vamos a escoger una combinación entre la segunda y la tercera.
Esta es el de un SINTETIZADOR CON UN DIVISOR FIJO Y UN DIVISOR DE DOBLE MÓDULO. La incorporación del divisor fijo es por la alta frecuencia que debemos dividir, del orden de 6GHz. Este dividirá entre dos
Aquí podemos observar las frecuencias a generar por nuestro sintetizador. Son el resultado de restar a la frecuencia central del canal la frecuencia intermedia (que es de 20 MHz). Vemos que van de los 5160 MHz a los 5785 MHz.
Los objetivos planteados son
Diseñar un sintetizador integrado en tecnología SiGe de 0.35 um de AMS para el estándar IEEE 802.11a. Para ello debemos diseñar un detector de fase, filtro, divisor rápido y divisor programable. Se escogió un VCO ya implementado por el IUMA.
Entrando de lleno con el segundo bloque vamos al diseño del comparador de fase
Este circuito calcula la diferencia entre las fases de las señales de entrada y da como resultado una señal de salida proporcional a la ganancia del comparador. Vamos a estudiar dos tipos.
El primero es la XOR. Según su tabla de verdad, cuando los niveles de entrada son iguales, la salida permanecerá a estado bajo, mientras que cuando estos son distintos, la salida tendrá un estado alto.
El esquema de una XOR realizada con MOS y el menor número de componentes es este. Una vez realizado comprobamos si funciona correctamente
y podemos decir que para entradas iguales, la salida es nula y, para distintas, la salida permanece a nivel alto.
Otro tipo de comparador es el de fase frecuencia más bomba de carga, comúnmente llamado BOMBA DE CARGA. Primero estudiaremos el comparador de fase frecuencia al que luego añadiremos la bomba de carga
El funcionamiento de este detector es el siguiente. Cuando se produce un flanco de bajada de una de las señales de entrada, el detector cambia al estado correspondiente a esa señal. Se sale cuando se produce un flanco de bajada de la otra señal, y siempre al estado intermedio 00, y a partir de aquí se repitite el proceso desde el principio. El esquema de nuestro detector de fase frecuencia es el siguiente
Tenemos dos flip-flops y varias puertas nand, todas ellas realizadas con transistores MOS.
Según sea la entrada, actuará una de las salidas o ninguna.
Cuando la tensión de referencia está atrasada, actúa la salida Down, por lo que el funcionamiento es correcto.
La bomba de carga, no es más que una pareja de fuentes de corrientes con interruptores que manejan la carga de un condensador. Está realizado con MOS, en este se ajustaron las relaciones de los transistores para que a su salida se suministrasen unos 200 uA.
Pues una vez tenemos tanto el detector de fase frecuencia como la bomba de carga, los unimos y comprobamos que...
Cuando la tensión de referencia está atrasada, a la salida de la bomba de carga tenemos una señal con ancho igual al desfase entre las entradas y suministrando corriente.
Si por el contrario, la tensión de referencia está adelantada, la salida consume corriente.
Para el caso de no haber desfase, la bomba de carga no suministrará corriente, siendo este el caso en que el sintetizador está enganchado.
Vistos los detectores de fase, para el caso de una XOR las señales de entrada han de ser iguales y del 50 %, cosa que en la bomba de carga no ha de cumplirse.
Visto esto, pasemos al diseño del filtro
Este es el elemento principal para analizar la estabilidad del lazo. A pesar de que hay otra clase de filtros que podemos ver con más detalle en la memoria, elegimos el de tipo dos, porque su error de fase y de frecuencia es cero. El método a usar es el de ganancia en lazo abierto y el margen de fase. Y se estudió tres tipos de filtros.
Aquí vemos el diagrama de bode donde al introducir una cierta ganancia en lazo abierto, cuando la ganancia sea de cero dB se observa el margen de fase que para ser estable tiene que permanecer entre 30 y 60 grados, escogiendo un valor típico de 45 grados.
Para un filtro pasivo de orden 3 y una bomba de carga. La red está compuesta por dos resistencias y tres condensadores. Para unas constantes de VCO y detector propias, una frecuencia de referencia de 2.5 MHz y el valor de división mayor, realizando los cálculos, que, con precisión se encuentran detallados en la memoria, obtenemos los valores de los componentes para este filtro.
Otro será también para la bomba de carga pero ahora con un filtro activo de orden 2. Se compone de un amplificador operacional, una resistencia y dos condensadores. Para las mismas constantes anteriores, realizando los cálculos oportunos, obtenemos los valores de los componentes.
El último filtro a estudiar es filtro activo de orden 2 pero para una XOR. Es parecido al anterior, pero hay que tener en cuenta que del detector salen dos señales en tensión por lo que hay que convertirlas en corriente, para ello añadimos unas resistencias R2. La constante del detector en este caso cambia, obteniendo estos valores de sus componentes, acabando aquí el cálculo de los filtros.
El diseño del divisor rápido
Esta parte es complicada de diseñar, ya que en este la frecuencia de funcionamiento es muy elevada, teniendo que ser capaz de dividir la elevadísima frecuencia de 6 GHz. Vamos a estudiar cuatro posibilidades.
La primera es la basada en dos latch. Consta de dos flips-flops, cada uno formado por una etapa diferencial seguida de una etapa latch para mantener la salida.
A pasar de realizar todos los cambios oportunos, como las relaciones de los transistores, no llegamos a hacer la división entre dos de la máxima frecuencia de funcionamiento. Por lo que descartamos esta estructura.
Otra estructura es la de transistores bipolares HBT. Como la anterior está formada por flips-flops que dividen la frecuencia del par a la mitad y la saca por el par de salida.
Cuando la entrada se comprende entre 0 y 3.3 voltios como la alimentación del circuito, conseguimos obtener la división por dos.
Sin embargo, cuando la señal de entrada la ajustamos a la salida del VCO, que es de 0.15 a 0.8V, bloque que va antes del divisor, hagamos lo que hagamos, no llegamos a realizar la división. Esto se debe a las tensiones de base-colector de estos transistores del orden de 0.9V, y, la diferencia entre la salida del VCO es de tan sólo de 0.65V.
Otra es la basada en TSPC. Consiste en un flip-flop tipo D que realimenta la entrada D con la salida negada. Está realizada a base de MOS.
Cuando el reloj se compone de la tensión de alimentación conseguimos su funcionamiento, pero al igual a la anterior...
Cuando es como la salida del VCO no llegamos a su funcionalidad.
La última es la basada en inversores realizada en CMOS. Consta de dos primeros inversores que operan como lackes dinámicos controlados por las señales de entrada, y un tercer inversor realizando la última inversión.
Poniendo el reloj a la tensión de alimentación, después de ajustar las relaciones de los transistores, conseguimos su funcionamiento, y
Ajustándola a las del VCO, llegamos a su funcionamiento correcto no antes de ajustar las dimensiones de los transistores
por tanto, para una tensión de entrada entre 0 y 3.3V, casi todas las estructuras funcionan, pero la única que conseguimos lo haga para la salida del VCO, que es el bloque anterior a este divisor, es LA BASADA EN INVERSORES, por tanto, ésta ES la elegida.
El divisor programable
será del tipo de doble módulo. Consta de un prescaler rápido y de dos contadores programables A partir de la frecuencia de salida de 2.5 MHz, y ....
De los canales a generar por el sintetizador, decimos que el prescaler rápido será de 4/5, el contador A también de 4/5, y Np de 257 a 288. La frecuencia de entrada del prescaler seguirá siendo rápida, por lo que lo diseñamos. Los programables son más lentos por lo que se pueden realizar con técnicas convencionales
El prescaler rápido consta de flip-flops tipo D con clear y de dos puertas nand, todo realizado con MOS.
Cuando la señal de control está a nivel alto, la salida dividirá entre cinco y, cuando permanezca a nivel bajo, la salida dividirá entre cuatro.
El VCO
Es el encargado de generar las frecuencias del oscilador local. La estructura del VCO escogido es del tipo LC. Aquí lo vemos implementado donde....
Se realizó las medidas del ruido de fase que comprenden entre los 75-70 dBc/Hz para una frecuencia de 500kHz, y de 87-91 para los 5 MHz (para tensiones de control entre 0 y 2 voltios)
La curva del VCO real es esta, donde se trabaja con el rango central.
El sintetizador completo....
Estudiamos tres combinaciones de bloques y tres tipos de simulación.
Para una bomba de carga y un filtro pasivo. El primer análisis de la respuesta del bucle tenemos el esquema tanto en lazo abierto como cerrado. Para los valores del filtro calculados anteriormente, se comprueba que cuando la ganancia es de0 d el margen de fase se de 45 grados, por lo que conseguimos la estabilidad.
Para el ruido de fase, ponemos a cada elemento como son el oscilador , los divisores, el detector de fase y el VCO, sus respectivos ruidos de fase y ...
Tenemos que el VCO es el principal elemento que determina el ruido de fase a partir de los 10 kHz.
Para la respuesta transitoria, tanto el VCO y el divisor lo hemos modelado, puesto que de no ser así, podríamos tardar varios meses en una sola simulación.
Una vez que el circuito está puesto en marcha, se engancha para un tiempo de 0.15 ms, un cierto tiempo después, para el salto de canal máximo el tiempo que tarda en cambiar es de 0.06ms. Conseguimos que funcione correctamente.
Para la bomba de carga pero para el filtro activo, también conseguimos que sea estable para los valores calculados del filtro.
En el análisis del ruido de fase podemos decir...
Al igual que en el caso anterior que el VCO el el causante del ruido de fase a partir de los 10 kHz.
En la respuesta transitoria ya los tiempos cambian algo
Siendo el de enganche de 0.20 ms y de salto de canal de 0.17ms.
Para la XOR y el filtro activo, también conseguimos que sea estable.
En el ruido de fase
Vemos que a partir de los 200kHz, el causante es el VCO, pero antes de este el que afecta es el filtro, esto se debe a las resistencias de entrada del filtro, que incorporamos para pasar de tensión a corriente y en la bomba de carga no ponemos puesto que en esta ya sale corriente.
Para la respuesta transitoria ...
no se pudo enganchar a la frecuencia deseada, es debido a que no conseguimos obtener que las señales de entrada al detector sean de la misma frecuencia.
Por lo tanto, podemos decir que...
Para un sintetizador con XOR no obtenemos engancharlo. Sin embargo para la bomba de carga, tanto para un filtro pasivo como para una activo, conseguimos que sea estable, que el ruido de fase sea de -49,-53dBc/Hz para una frecuencia de 10kHz, y de 93 para los 10 MHz. El tiempo de enganche y de salto de canal para el pasivo sea menor que para el activo, por ello...y puesto que para un filtro activo necesitamos de un amplificador operacional que además de diseñarlo, nos ocuparía una mayor área,..
La elección final es la de un SINTETIZADOR CON DETECTOR DE FASE/FRECUENCIA Y BOMBA DE CARGA MÁS UN FILTRO PASIVO DE ORDEN TRES.
Podemos decir que se PUEDE CONSTRUIR UN SINTETIZADOR USANDO TECNOLOGÍA SIGE DE 0.35 ΜM DE AMS PARA UN RECEPTOR DE BAJA FRECUENCIA INTERMEDIA SEGÚN EL ESTÁNDAR WLAN IEEE 802.11A, EN LA BANDA DE 5 GHZ
Para finalizar, en la fase de presupuesto
Sumando costes de software, de equipos, de recursos humanos y otros, el total asciende a CINCUENTA Y SEIS MIL SEISCIENTOS DIECIOCHO CON TREINTA Y OCHO EUROS.
