1. UNIVERSIDAD AUTÓNOMA DE MADRID
FACULTAD DE CIENCIAS
MÁSTER UNIVERSITARIO EN ENERGÍAS Y COMBUSTIBLES DEL FUTURO
SAMARA OLIVEIRA PINTO
Fabricación y caracterización de dispositivos
semiconductores para células solares
Trabajo fin de máster, presentado a la
Facultad de Ciencias de la Universidad
Autónoma de Madrid, para la obtención del
título de Máster en Energías y Combustibles
para el Futuro.
Director: Dr. Alejandro Francisco Braña de Cal
Madrid
2015

2. CONTENIDO
1. FABRICACIÓN Y TECNOLOGÍA ......................................................................................... 3
1.1. Métodos de depósito de capas delgadas…………………………………………………………….….3
1.2. CBE………………………………………………………………..………………………………………………………3
1.3. Evaporación térmica………………………………………………………………..…………………………….4
1.4. Pulverización catódica (Sputtering) ……………………………………………………………………….5
1.5. Contacto óhmico……………………………………………………………………………………………………6
1.6. Fotolitografía y grabado………………………………………………………………………………………..6
1.7. Aleado…………………………………………………………………………………………………………………..7
1.8. Perfilometría de Contacto……………………………………………………………………………………..8
1.9. Caracterización eléctrica………………………………………………………………………………………..8
1.9.2. TLM…………………………………………………………………………………………………………………….9
2. TECNICAS DE FABRICACION DE DISPOSITIVOS ............................................................... 13
2.1. Fabricación de dispositivos…………………………………………………………………………………..13
3. DISCUSIÓN DE RESULTADOS ......................................................................................... 17
4. CONCLUSIONES Y TRABAJO FUTURO ............................................................................ 18
5. REFERÉNCIAS ................................................................................................................ 19

3. 3
INTRODUCCIÓN
Este trabajo tiene como objetivo contribuir al desarrollo de la tecnología de fabricación
de dispositivos electrónicos de semiconductores III-V para la fabricación de células solares de
tercera generación.
Los semiconductores utilizados en este estudio son el GaAs y el GaAsN, compuestos
pertenecientes a las familias III-V de la tabla periódica, con estructura monocristalina.
Las células solares constituidas por materiales semiconductores III-V poseen una alta
eficiencia y resistencia al daño por radiación y, cuando se incorporan pequeñas cantidades
de N2 en su composición, se reduce la energía del gap, Eg. (GHITA, 2011).
El crecimiento de los semiconductores utilizados en este estudio se ha realizado en el
sistema CBE, del laboratorio de Microelectrónica y Semiconductores (ELYSE) del
Departamento de Física Aplicada de la Universidad Autónoma de Madrid (UAM).
Este trabajo se ha dedicado a desarrollar la tecnología de los contactos metálicos sobre
los semiconductores obtenidos en el CBE. Este contacto metálico debe presentar carácter
óhmico y de poseer una baja resistencia serie Rs para evitar la degradación de la eficiencia
de la célula solar. La Rs está formada por la resistencia de contacto y la resistencia del propio
semiconductor, que se puede dividir en la resistencia del emisor (zona n) y la resistencia de
la base (zona p). Garantizando una baja Rs se evitan pérdidas en la corriente de corto-circuito
(Isc), siendo ésta la máxima corriente que se puede extraer de una célula solar fotovoltaica.
Para conseguir el objetivo citado anteriormente, se han calibrado los espesores de las
capas de los contactos metálicos superior e inferior, se ha optimizado el proceso de
fotolitografía y aleado de los contactos, y se ha llevado a cabo la oportuna caracterización
eléctrica para verificar la respuesta del dispositivo tanto en iluminación como en oscuridad.
1.1. Métodos de depósito de capas delgadas
El depósito de capas delgadas se puede llevar a cabo por 2 métodos diferentes.
Químico, conocido por sus siglas en inglés CVD, (Chemical Vapor Deposition). Proceso por
el cual los gases introducidos en una campana de vacío, llamados precursores gaseosos,
reaccionan químicamente entre sí para producir el material a depositar sobre la superficie
de un sustrato. (SARRAFZADEH & WONG, 1996).
Físico, conocido por sus siglas en inglés PVD (Physical Vapor Deposition). En este caso, los
precursores gaseosos se obtienen por métodos físicos, depositándose sobre la superficie del
sustrato (SARRAFZADEH & WONG, 1996).
1.2. CBE
La epitaxia por haces químicos, conocida por sus siglas en inglés CBE (Chemical Beam
Epitaxy), se desarrolló en la década de los 70, como medio para el crecimiento de capas
epitaxiales de compuestos semiconductores de alta pureza en condiciones de ultra-alto
vacío (CHO, 1971). Desde entonces, se ha convertido en una técnica muy extendida, aunque
sofisticada, para crecer no sólo semiconductores III-V, sino también para otros materiales,
1. FABRICACIÓN Y TECNOLOGÍA

4. 4
permitiendo la síntesis de capas de alta calidad y pureza, con intercaras abruptas y buen
control de espesor, dopaje y composición (GHITA, 2011).
El sistema CBE perteneciente al grupo ELySE utilizado para el crecimiento de
semiconductores, es un sistema RIBER 2300 modificado para el uso de fuentes gaseosas.
Figura 1: Sistema CBE-UAM.
El sistema CBE posee tres cámaras de vacío: la cámara de crecimiento, la cámara
intermedia, y una cámara para la introducción de muestras, además del sistema de control y
medida.
1.3. Evaporación térmica
La formación de películas delgadas con evaporación térmica es una técnica PVD que
consiste en calentar el material que se desea depositar hasta su punto de evaporación. El
vapor del material termina condensándose en forma de lámina delgada sobre la superficie
fría del substrato.
Para la realización de este estudio se ha utilizado la evaporadora EDWARDS Thermal
Evaporator®, equipo en el cual se pueden evaporar tanto metales como materiales
dieléctricos. Este equipo consta de una campana de vacío con el correspondiente sistema de
bombeo. En él se colocan los sustratos que se quieren metalizar, enfrentándolos a la fuente
del material a depositar.
Proporcionando calor a la fuente, se logran evaporar los átomos del material, los cuales
abandonan la navecilla de soporte en todas direcciones, depositándose en el sustrato. Dicho
proceso se lleva a cabo en alto-vacío de hasta 2x10-7
Torr.
Para proporcionar calor al material fuente y evaporarlo, se utiliza un filamento de un
metal refractario, sobre el que se coloca directamente el material que se quiere evaporar y
se calienta haciendo pasar una elevada corriente a través de él.
El espesor de la capa se puede regular mediante la potencia y el tiempo en que el
material está sometido a la evaporación térmica.

5. 5
Figura 2: Evaporadora térmica EDWARDS.
1.4. Pulverización catódica (Sputtering)
Es una técnica de depósito de láminas delgadas PVD llevada a cabo usando el método de
pulverización catódica de plasma en alto vacío. Mediante el control de la presión de la
cámara de vacío, el tiempo de proceso, la potencia y el flujo del gas portador (Ar, en este
caso) se puede regular el espesor de la capa del material depositado (BRAULT et al, 2004).
El proceso de pulverización catódica consiste en un bombardeo iónico que produce el
depósito en fase vapor sobre el sustrato. Dichos sustratos se sitúan sobre un electrodo
sometido a una elevada tensión alterna de radiofrecuencia, de forma que los iones del
plasma creados en el sistema impactan contra el cátodo (TAUBER & WOLF, 1986).De este
modo, los iones formados por el plasma aceleran hasta llegar al material que se desea
depositar, por medio del campo eléctrico. La alta tensión entre el cátodo y el ánodo hace
que se ionicen los átomos de Argón, que posteriormente golpean el blanco del material a
depositar con la energía capaz de arrancar átomos o moléculas de su superficie.
Cuando el ion golpea la superficie del material, transfiere parte de su energía cinética a
los átomos que lo forman, provocando que se desprendan de la fuente e incidan en el
sustrato.
El sistema utilizado en este trabajo ha sido el Alcatel A450, cuyo esquema se muestra en
la Figura 3. Este es un sistema experimental de depósito en sustratos con aislantes,
semiconductores o metálicos. El sistema está dotado de tres cátodos (blancos) de 100 mm
de diámetro, refrigerados y con tres fuentes de RF de hasta 300W y una de DC hasta 2000W.

6. 6
Figura 3: Esquema del sistema de Sputtering Alcatel A450. Equipamiento compuesto de una pre-cámara y
cámara principal de vacío, equipo de bombeo, fuentes de radiofrecuencia, blancos, sistemas de gases de Argón
y N2.
1.5. Contacto óhmico
El término contacto óhmico se refiere a la unión entre un metal y un semiconductor que
permite a los portadores (electrones o huecos) fluir dentro y fuera del semiconductor. La
característica de la curva IV es lineal, obedeciendo la Ley de Ohm (MEHRA, 2007).
Es imprescindible un buen contacto óhmico para evitar pérdidas de potencia en los
contactos metálicos. Para que el dispositivo funcione correctamente, es necesario realizar
metalizaciones para interconectar sus diferentes partes y para poder conectarlas
externamente.
1.6. Fotolitografía y grabado
Los procesos denominados genéricamente como fotolitografía y grabado se utilizan para
crear motivos geométricos sobre la superficie de las obleas. Esta técnica se emplea para
transferir motivos de una máscara a una capa de resina fotosensible que se deposita en el
sustrato (TAUBER & WOLF, 1986).
Dependiendo de la máscara utilizada se define la geometría del motivo transferido, como
por ejemplo estructuras TLM descrita en la sección 1.9.2 o diodos descritos en la sección
1.9.3.
El material absorbente que define los motivos puede ser una emulsión fotográfica o bien
películas de Cr, CrO2 ó Fe2O3, de elevada dureza, que poseen también una alta resolución y
aumentan la vida media de las máscaras (TAUBER & WOLF, 1986).

7. 7
La característica principal de la fotorresina es ser sensible a la luz ultravioleta. Por medio
de un proceso de fotoexposición se transfieren los motivos a la muestra con la mayor
fidelidad posible.
Para alcanzar una capa homogénea de fotorresina sobre la muestra se utiliza una
centrifugadora (“Spinner” en inglés), fabricada por el grupo ELySE de la Universidad
Autónoma de Madrid.
Se vierte sobre la muestra una gota de fotorresina y a continuación se hace girar el
Spinner con la muestra. Para lograr un depósito e resina homogénea se controlan la
aceleración, velocidad del centrifugado y el tiempo.
Después del depósito se realiza el proceso de secado. Este proceso tiene como objetivo
eliminar parte del disolvente que se encuentra en la capa depositada, aumentando la
densidad de la fotorresina y mejorando así la adherencia con el sustrato.
El siguiente paso es la exposición de la resina a la luz ultravioleta. En este estudio se ha
utilizado una resina positiva, lo que significa que las zonas expuestas al ultravioleta sufrirán
cambios en las áreas iluminadas de forma que éstas sean solubles en el revelador. El proceso
de revelado busca disolver las zonas que no han sido iluminadas con ultravioleta.
La etapa siguiente es hacer el endurecimiento o también conocido como curado del
material. Se realiza un nuevo proceso de calentamiento de la muestra para que no haya
residuos de humedad del proceso de revelado y también para que la resina tenga una mayor
adherencia con la superficie del sustrato.
El grabado se hace a través de un ataque químico, mediante la inmersión de la muestra
en solución en fase líquida de Kl + I2+ H20.
El paso final es quitar el patrón de fotorresina con un tratamiento químico, en este caso
se ha utilizado el atacante conocido como Remover.
a b
Figura 4: a) Spinner donde se deposita la fotorresina. b) Equipo cuyo se ocurre el proceso de fotoexposición.
1.7. Aleado
El proceso de aleado de los contactos metálicos consiste en el calentamiento a altas
temperaturas de la capa metálica depositada sobre la superficie del semiconductor. Este
proceso provoca que el metal se difunda en el semiconductor permitiendo que los
portadores presentes en el semiconductor alcancen los contactos metálicos formando así los
contactos óhmicos. En el presente trabajo se ha llevado a cabo este proceso en un sistema
ECR de Plasma Quest 357.

8. 8
1.8. Perfilometría de Contacto
Para analizar la superficie de las capas depositadas en la muestra se ha utilizado un
Perfilómetro Veeco Dektak 3030 ST®
.
Este equipo es un medidor de espesores de películas, capaz de hacer una medida de
altura cada 0,6 nanómetros (6 Å) de desplazamiento horizontal, de medir muestras de hasta
200 mm de diámetro y 900 mm de espesor. Su funcionamiento se basa en una punta de
diamante de diámetro 12,5 µm y peso variable de 1g hasta 15g.
La rugosidad de la superficie es captada por la punta de diamante se transmite a un
transformador diferencial y de éste a un convertidor analógico/digital que junto con
programas instalados en un ordenador específico, interpreta las ondulaciones analógicas y
las convierte en señales digitales.
Así se pueden obtener gráficos de los perfiles de las películas, con información del
espesor y rugosidad de la muestra, mostrando resultados gráficos y numéricos de las
medidas en una pantalla, así como la imagen de la superficie de la muestra.
Figura 5: Perfilometro Veeco Dektak 3030 ST
®
. Utilizado en el presente trabajo.
1.9. Caracterización eléctrica
1.9.1. Estación de puntas y Parametrizador
El sistema compuesto por la estación de puntas y el parametrizador de semiconductores
permite obtener las curvas IV de cualquier dispositivo electrónico.
La estación de puntas consiste en un sistema de agujas de alta precisión, denominadas
puntas, que permiten la conexión física con el dispositivo que se desea medir, posibilitando
el contacto eléctrico. Las puntas están sujetas a los microposicionadores que permiten
llevarlas hasta los contactos con precisión de unas pocas micras.
El Parametrizador de semiconductores es un sistema que permite medir dispositivos
electrónicos únicamente con dos contactos eléctricos, aplicando una tensión y midiendo la
corriente resultante. Este tipo de medida se lleva a cabo gracias al sistema interno que
permite aplicar voltaje en pulsos muy cortos de tiempo, a la vez que se mide la respuesta en
corriente del dispositivo que se quiere caracterizar.

9. 9
Figura 6: Estación de puntas donde se ha realizado la caracterización eléctrica de TLM y diodos.
1.9.2. TLM
Del inglés, Transmission Line Measurement, que significa Medida de la Línea de
Transmisión. Esta técnica de caracterización permite obtener la resistencia de contacto entre
el metal y el semiconductor, así como la resistencia de hoja del semiconductor (MEHRA,
2007).
Para determinar la resistencia de contacto en los semiconductores tipo n o tipo p, se
requieren motivos de distintas longitudes, para proporcionar así un valor medio de
resistencia de contacto de todos los dispositivos TLM que están siendo estudiados.
En la máscara utilizada en la fotolitografía para los TLM hay 53 filas de cuadrados; cada
fila, tiene ×10 columnas con cuadrados; Las dimensiones de cada cuadrado son: 100 µm ×
100 µm. La separación entre cuadrados es de: 5, 10, 15, 20, 25, 30, 35, 40 y 45 µm. La
separación de cada serie de columnas es de 100 µm.
Figura 7: Representación de una máscara TLM.
Haciendo uso de la ley de Ohm, se obtiene la resistencia total, que es la suma de las
resistencias de ambos contactos y la resistencia de hoja del semiconductor. Una vez
realizadas las medidas, se representa la resistencia frente a la separación de los contactos. El
gráfico, idealmente, debería ser lineal y con ordenada en el origen igual a dos veces la
resistencia de contacto (2Rc), y con la pendiente igual a la resistencia del semiconductor
(Rsemi) (MEHRA, 2007).
A continuación se presentan las ecuaciones que permite obtener la resistencia total y la
resistencia del semiconductor.
𝑅! =
!!
!
𝐿 + 2𝑅! (1)
W
L
RR ssemi .= (2)

10. 10
RT es la resistencia total, Rsemi la resistencia del semiconductor, Rc es la resistencia de
contacto, Rs es la resistencia en volumen, W es la anchura de los motivos de contacto y L es
el espaciado entre ellos.
Una vez obtenida la curva IV para cada par de contactos, se calcula la resistencia total y se
representa frente a L, para posteriormente ajustar dichos datos con la Ec (1), como se
muestra en la Figura 8. A partir del ajuste obtenemos la resistencia de contacto, la cual se
usa como figura de mérito para comparar la calidad de los contactos óhmicos en la
tecnología de semiconductores.
Figura 8: a) Curva IV utilizando tecnología TLM.
1.9.3. Diodos
El diodo está formado por la unión de un semiconductor tipo p con otro tipo n. Al llevar a
cabo dicha unión, se produce una zona de vaciamiento de carga debido al campo eléctrico
que producen los electrones y los huecos de cada tipo de semiconductor. Esta zona se
conoce con el nombre de zona de carga espacial (ZCE).
El campo eléctrico de la unión provocará la difusión de los portadores: los electrones se
moverán hacia la zona p y los huecos hacia la zona n. Obteniendo cómo resultado regiones p
cargadas negativamente y regiones n cargadas positivamente. Al separar las cargas
aparecerá un campo eléctrico permanente en el diodo, sin la necesidad de una fuente de
tensión externa.
Para obtener las curvas IV de los dispositivos se han utilizado máscaras de fotolitografía
con diodos, cuyos motivos son cuadrados de igual distancia entre ellos. Las dimensiones de
los motivos son 270 µm x 270 µm y están separados 225 µm.

11. 11
Figura 9: Máscara de diodos.
La caracterización eléctrica de un diodo se lleva a cabo aplicando una diferencia de
potencial entre los dos terminales del diodo (polarización del diodo) y midiendo la corriente
que proporciona.
Al polarizar en directa un diodo, la región de carga espacial (ZCE), disminuirá su anchura.
Cuanto mayor sea la tensión externa suministrada menor será la barrera interna de
potencial, hasta alcanzar una tensión umbral en que la región de carga espacial desaparezca.
En este momento, los portadores mayoritarios de la zona n (electrones) se difunden hacia la
zona p.
Al aplicar una tensión mayor que la tensión umbral, los electrones se verán atraídos por el
polo positivo de la fuente externa y los huecos por el polo negativo, originando así una
corriente de mayoritarios a través del circuito. Cualquier aumento de tensión aumentará la
corriente hasta que se logre la tensión de saturación del diodo y ya no se permitirá que la
corriente continúe aumentando y por tanto se mantiene constante (PIERRET, 1996).
Por otro lado, en el caso de que conectemos el polo positivo de la fuente de tensión a la
zona n y el polo negativo a la zona p del diodo, tendremos el diodo polarizado en inversa. Al
contrario que en el caso anterior, se producirá un aumento de la anchura de carga espacial,
debido a que los electrones de la zona n del semiconductor se verán atraídos por el polo
positivo de la fuente de tensión externa, aparatándose de la unión. Por otro lado, los huecos
en la zona p del semiconductor se verán atraídos por el polo negativo de la fuente de tensión
externa, apartándose también de la unión. En estas condiciones, se produce el vaciado de la
zona espacial de carga, evitando la conducción a través del diodo. Sin embargo, en
condiciones reales, esta corriente puede no ser cero, dando lugar a una corriente que
denominamos corriente de fugas y que tiene su origen en diferentes fenómenos como son la
difusión de portadores cercanas al borde de la ZCE, y a la generación de pares electrón
hueco en la ZCE. (PIERRET, 1996).
El modelo matemático que rige el comportamiento del diodo de unión p-n fue
desarrollado por Shockley (SHOCKLEY, 1971). Para estudiar el modelo por simplificación,
inicialmente se considera que la resistencia serie en el diodo (Rs) es igual a cero. Bajo esta
consideración, la tensión aplicada a los terminales del diodo será igual a la tensión en la
unión p-n, por lo que la corriente del diodo de unión se describe como una función del
voltaje aplicado VD (TYAGI, 1991).
𝐼! = 𝐼!(𝑒
!!!
!"# − 1)
(3)

12. 12
Donde IS es la corriente de saturación, n es el factor de idealidad del diodo, VD es el
voltaje a través del la región de carga espacial, q es el valor de la carga del electrón, k es la
constante de Boltzmann y T es la temperatura de la unión.
Para dispositivos o condiciones de polarización en los que no se puede despreciar la
resistencia serie es necesario utilizar el circuito equivalente que se muestra en la Figura 9.
Dicho circuito está formado por un diodo ideal en serie con una resistencia (Rs), y el voltaje
aplicado entre sus terminales vendrá dado por la Ec. (4)(SCHRODER, 2006):
𝑉 = 𝑉! + 𝐼! ∗ 𝑅! (4)
Figura 9: Circuito equivalente de un diodo polarizado a través de la fuente V.
De esta forma la ecuación de la corriente del diodo quedará como sigue:
𝐼! = 𝐼! 𝑒
! !!!!"!
!!!! − 1 (5)
En diodos reales es necesario tener en cuenta los componentes de la corriente debido a la
generación/recombinación en la ZCE y en zonas neutras del semiconductor que se expresa
en la ecuación (7).
𝐼! = 𝐼!,!!"
( 𝑒
! !!!!"!
!!!! − 1) + 𝐼!,!!"
( 𝑒
! !!!!"!
!!!! − 1) (6)
qnr es la generación/recombinación en ZCE; scr es la generación/recombinación en las
zonas neutras. Ajustando la curva del diodo a la ecuación (5) podemos obtener la corriente
inversa de saturación (Is) y el factor de idealidad del dispositivo (n).
La figura 10 muestra el comportamiento ideal de un diodo de unión p-n en la cual se
pueden observar las dos regiones de conducción, directa e inversa.

13. 13
Figura 10: Curva IV característica de un diodo
Para condiciones de polarización menores a la tensión umbral del diodo VT, el dispositivo
se comporta como un circuito abierto, así que no conduce, y por encima de este valor se
comporta como un circuito cerrado con una pequeña resistencia eléctrica. En polarización
inversa, la tensión puede alcanzar la región de ruptura. En estas condiciones la corriente
inversa se incrementa debido a efectos avalancha (TYAGI, 1991).
En la curva IV característica del diodo, Imax representa la corriente máxima que puede
soportar el diodo en polarización directa, Is es la corriente de polarización inversa del diodo
(corriente de fugas) y Vr es la tensión de ruptura.
La optimización de la fabricación de dispositivos electrónicos llevada a cabo en este
trabajo, se puede dividir en las siguientes etapas.
1º. Calibración de los espesores de los diferentes metales depositados por evaporación
térmica en las capas p y n del semiconductor.
2º. Optimización del proceso de fotolitografía y aleado para los semiconductores tipo p y
tipo n con máscaras TLM. Se ha elegido el mejor proceso litográfico para ambos
semiconductores, variando temperaturas y tiempos de aleado.
3º. Aplicación de la tecnología desarrollada en los diodos crecido por CBE.
Para la realización de este estudio se han utilizado tres muestras de distintos crecimientos
epitaxiales como se presenta en la figura 11.
a) b) c)
Figura 11 a) Estructura de la muestra CBE 606, b) Estructura de la muestra CBE 607,.c) Estructura de la
muestra CBE 608.
La estructura de capas de los crecimientos epitaxiales de las muestras CBE 606 y CBE 607
es la misma. La composición es: GaAs:p dopado con CBr4; GaAs:n+
dopado con TMSn; y
GaAs:n como sustrato. Lo que diferencia es que en la capa GaAs:n+
de la muestra
CBE 607>dopaje de TMSn que la muestra CBE 606.
La composición de las capas del diodo CBE 608 es: GaAsN:p dopado con CBr4; GaAsN:n+
dopado con TMSn y GaAs:n como sustrato.
2.1. Fabricación de dispositivos
La limpieza de la muestra antes del procesado de los contactos es crucial para asegurar
una buena calidad de los mismos. Dicha limpieza conlleva, primero el pulido de la parte
posterior, la cual está recubierta de In usado en el crecimiento como adhesivo. Dicho pulido
es fundamental, para logar una superficie plana, puesto que las rugosidades provocarían la
ruptura de la misma en el proceso de litografía.
2. TECNICAS DE FABRICACION DE DISPOSITIVOS
GaAs:p 750nm
GaAs:n
+
1µm
GaAs:n (substrato)
GaAs:p 500nm
GaAs:n
+
500nm
GaAs:n (substrato)
GaAsN:p 500nm
GaAsN:n
+
1µm
GaAs:n (substrato)

14. 14
A continuación, se lleva a cabo la limpieza de la muestra, por medio de un tratamiento
químico para eliminar la contaminación superficial de la muestra, y asegurar como se ha
comentado una buena interfase entre el semiconductor y el metal depositado.
El proceso de limpieza es el siguiente. i) se sumerge la muestra en Tricloroetileno durante
dos minutos y se seca con N2 seco ii) se sumerge la muestra en otro baño de ácido
clorhídrico durante otros dos minutos y se vuelve a secar con la pistola de Nitrógeno.
2.1.1. Depósito de la capa metálica superior
La estructura crecida por CBE termina en todos los casos en una capa tipo p, por lo que
los metales apropiados para obtener contactos óhmicos con resistencia serie baja y con
buena adherencia se tomaron de la literatura (SANADA & WADA, 1980), siendo una tricapa
Au/Zn/Au la combinación elegida.
Debido a la necesidad de evaporar Zn, metal no disponible para evaporación térmica, se
usó el sputtering en un proceso en tres etapas. Para la primera capa, el Au fue depositado
por evaporación térmica, la capa intermedia, Zn, por sputtering y la última capa de Au
nuevamente por evaporación térmica. Con objeto de optimizar el espesor de cada una de las
capas se llevaron a cabo varios depósitos, tanto por evaporación térmica como por
sputtering. Los resultados de dicha optimización se recogen en la Tabla 1. Cabe destacar que
se tuvo especial cuidado en mantener la distancia fuente-muestra para asegurar un depósito
lo más homogéneo posible.
Material Potencia (W) Tiempo (s) Espesor (Å)
Au 50 300 680
Au 40 360 2600
Au 40 40 330
Au 30 300 190
Tabla 1: Parámetros de depósito de las capas de Au.
Se ha elegido los espesores para las capas de Au: 330 Å y 2600 Å. Para la capa de Zn se ha
utilizado una potencia en el sputtering de 25W durante 40s, obteniendo así un espesor de
280Å.
Investigaciones anteriores concluían que la primera capa de Au proporciona una buena
adhesión entre la estructura multicapa y la superficie del GaAs. Esta capa también es
responsable de actuar sobre los átomos de Zn homogenizando su distribución de forma que
la superficie sea lo más plana posible (SANADA & WADA, 1980).
Después de optimizar los espesores de los contactos superiores se ha optimizado el
proceso de fotolitografía y grabado, probando los métodos de fotolitografía: lift-off y por
ataque, ambos haciendo uso de una máscara con estructuras TLM.
La diferencia entre los dos métodos es que por ataque utiliza una fotorresina positiva y
posteriormente ataque químico para eliminarla y lift-off emplea una fotorresina negativa
que es eliminada con ultrasonidos. Las regiones recubiertas con fotorresina negativa al ser
expuestas a la luz ultravioleta se polimerizan, las áreas no iluminadas se disuelven
selectivamente utilizando el agente químico apropiado. Por otro lado, con fotorresina
positiva los enlaces entre las moléculas se rompen al iluminarse con la luz ultravioleta, así

15. 15
que polimeriza al restante, las áreas iluminadas se disuelven selectivamente emplea el
adecuado proceso químico (TAUBER & WOLF, 1986).
Haciendo pruebas con ambos procesos de litografía, se obtuvieron mejores resultados
por ataque químico debido a que no fue posible calibrar con precisión los tiempos de
revelado para la técnica lift-off para GaAs. A continuación, se probaron distintos tiempos y
temperaturas en las diferentes etapas del proceso de ataque, hasta llegar a un buen aspecto
visual de los TLM después de ser atacados químicamente para quitar la fotorresina.
El último paso, es el aleado de contactos que produce contacto óhmico entre el metal y
semiconductor. El procedimiento de aleado se ha llevado a cabo en un horno sometido a un
flujo de gas H2 con una temperatura de 450°C durante 5 min.
Para conocer la resistencia de este dispositivo se ha realizada la caracterización eléctrica
con la técnica TLM.
2.1.2. Depósito de la capa metálica inferior
Para la metalización del contacto inferior se ha depositado una capa fina de Au/Ge debajo
del sustrato de GaAs tipo n. Esta aleación posee una proporción de 88% de Au y 12% de Ge.
Con objeto de optimizar el espesor de la capa de Au/Ge se llevaron a cabo varios depósitos
por evaporación térmica. Los resultados de dicha optimización se recogen en la tabla 2. Cabe
destacar que se tuvo especial cuidado en mantener la distancia fuente-muestra para
asegurar un depósito lo más homogéneo posible.
Potencia (W) Tiempo (s) Espesor (Å)
40 6 190
80 10 7150
70 5 450
70 10 6000
60 5 2400
60 2 1100
Tabla 2: Parámetros de depósito de las capas de Au/Ge
Para la metalización del contacto inferior con Au/Ge se ha optado por el espesor de
1100Å, pues en estudios anteriores se obtuvieron buenos resultados utilizando espesores de
esta magnitud (SANADA & WADA, 1980).
Después de optimizar los espesores de los contactos inferiores se ha realizado
fotolitografía y aleado con los mismos parámetros utilizados para el contacto superior
GaAs:p.
2.1.3. Resultados de la optimización de los contactos óhmicos
En la tabla3 se recogen los resultados de la caracterización de las estructuras TLM sobre
GaAs:p y GaAs:n.

16. 16
Tipo del dispositivo GaAs:p GaAs:n
Resistividad de hoja [Ω/□] 1,88 2,58
Resistividad del sustrato [mmΩ] 0,264 0,063
Resistencia de contacto (Rc) [Ωcm2
] 3.72x10-4
1,55x10-5
Tabla 3: Resultados obtenidos con los contactos óhmicos sobre GaAs:p y GaAs:n
Una vez optimizados los contactos óhmicos se procedió a utilizar los parámetros
obtenidos para la fabricación de diodos sobre las estructuras crecidas en el CBE.

17. 17
3. DISCUSIÓN DE RESULTADOS
En la figura 12 se ha representado la característica IV en oscuridad para las muestras
GaAs-606 y GaAs-607, obteniendo los resultados esperados para un diodo de unión pn.
Figura 12: Curva IV de las muestras GaAs 606 y GaAs 607 medidas en oscuridad
En el caso de los dispositivos analizados se observa una corriente de fugas, lo que significa
que la corriente que pasa a través del diodo cuando lo polarizamos en inversa, no es cero.
Como se ve en la figura, la muestra 607 tiene una mayor corriente de fugas comparado con
la muestra 606.
Esta corriente de fugas es un problema generado por diferentes factores, tales como:
difusión de portadores cercanos al borde de la ZCE (impidiendo el paso de los portadores de
una zona hacia a otra). Es probable que las diferencias en la corriente de fugas estén
provocadas por la distinta estructura de capas que presentan ambas.
En la figura 13 se ha representado la curva IV en iluminación de las muestras 606 y 607
haciendo uso de una lámpara halógena de 200 W alimentada con 15V AC.
Cuando se realiza la medida en iluminación, los fotones llegan al dispositivo provocando
que se generen pares electrón-hueco que provocan el aumento de la corriente eléctrica,
que, por tanto, denominamos fotocorriente. La muestra 607 (curva roja) tiene una mayor
fotocorriente comparada con la CBE 606 (curva negra), ya que ambas tienen la misma área,
es posible compáralas por la corriente generada. Cuanto mayor la fotocorriente mayor será
la Isc, mejorando su factor de forma y como consecuencia su eficiencia.

18. 18
Figura 13: Curva IV de las muestras GaAs 606 y GaAs 607 medidas bajo iluminación.
Lo deseado era que hubiera una mayor fotocorriente, pero se está analizando un
dispositivo con un área de muy pequeña 7.29x10-8
m.
El diodo 607 tiene una curva IV que se asemeja más a la desea, pues cuanto más próxima
a la forma rectangular la curva IV se parecer mejor es. El dispositivo posee una Isc de 203 nA,
Voc de 460mV. En cuanto a la 606, los resultados fueron Isc de 270nA, Voc de 350mV.
En muestra GaAsN-608 no se ha logrado obtener la característica de diodo, pues tiene un
comportamiento óhmico. Esto puede ser debido a un defecto en la metalización del material
o podría provenir de una deficiencia en el dopaje de las capas crecidas, que impidieran la
formación del diodo.
4. CONCLUSIONES Y TRABAJO FUTURO
El trabajo cumplió con su objetivo de desarrollar la tecnología contactos óhmicos sobre
semiconductores III-V para la fabricación de células solares de tercera generación.
Fue posible generar fotocorriente, del orden de nanoamperios en los dispositivos 606 y
607. Es evidente que hay que investigar más cuál es el origen de la elevada corriente de
fugas en la segunda muestra para evitar pérdidas en la futura célula solar.
Cuando analizados los semiconductores p y n en GaAs separadamente por la técnica TLM
se lograran bajas resistividades en los contactos metálicos de ambos semiconductores,
siendo este un punto fundamental en el desarrollo del dispositivo.
En la muestra 608 hubo algún fallo, pues presenta característica óhmica, no hubo tiempo
de investigar por qué. Se cree que podría ser un problema en el crecimiento del material o
un defecto en metalización, habría que investigarlo en más detalle.
La sugerencia para el trabajo futuro es continuar la optimización de los contactos para
averiguar tanto el origen del problema de la muestra 608. Y, por supuesto, completar la
estructura de capas para fabricar la célula solar.

19. 19
5. REFERÉNCIAS
ANDREAZZA, P.; ANDREAZZA-VIGNOLLE, C.; ROZENBAUM, J. P.; THOMANN, A. L.; BRAULT, P. Nucleation and
initial growth of platinum islands by plasma sputter depositio. Surface and Coatings Technology. n.151, p.122-
127, 2002.
BRAULT, P.; CAILLARD, A.; THOMANN, A. L.; MATHIAS, J.; CHARLES, C.; BOSWELL, R. W.; ESCRIBANO, S.;
DURAND, J.; Sauvage T. Plasma sputtering deposition of platinum into porous fuel cell electrodes. Journal of
Physics: Applied Physics Ed. 37, n. 24, p. 3419-3423, 2004.
BRAULT, P.; THOMANN, A. L.; ANDREAZZA-VIGNOLLE; C. Percolative growth of Palladium ultrathin films
deposited by plasma sputtering. Applied Surface Science n. 406, p. 597–602, 1998.
BUBE, R. H. Series on Properties of Semiconductor Materials. Photovoltaic Materials. v.1, p. 111-134, 1998.
CHO, A. Y. Film deposition by molecular-beam techniques. Journal of Vacuum Science and Technology v.8, n.5
p.31-38, 1971.
EDWARDS, B. Manual de Instrucciones. Modelo BOC Edwards Auto 306, v. 10, 2006.
FATEMI, N. S.; SHARPS, P. R.; STAN, M. A.; AIKEN, D. J.; CLEVENGER, B.; HOU, H.W. Radiation-hard high-
efficiency multi-junction solar cells for commercial space applications. 17ª Conferencia Europea de Energía
Solar Fotovoltaica, 2001.
GHITA, D. Tesis doctoral: Crecimiento de heteroestructuras de (GaIn) (AsPN) por epitaxia de haces químicos.
Universidad Autónoma de Madrid. Facultad de Ciéncias, 2011.
MEHRA, Z. Tesis doctoral: Ohmic Contacts for Wide Bandgap Devices. Georgia Instituto de Tecnología. Escuela
de Ingeniería Eléctrica y Computación, 2007.
MOLINA. Tutorial electrónica de potencia: Tiristores. Disponible en la página web:
http://www.profesormolina.com.ar/tutoriales/index.htm
PIERRET, R. F. Semiconductor device fundamentals. Reading, MA: Addison-Wesley. Capitulo:6, p. 235-300,
1996.
REASON, M; MCKAY, H. A.; YE, W.; HANSON, S.; GOLDMAN, R. S.; ROTBERG,V. Mechanisms of nitrogen
incorporation in GaAsN alloys. Applied physics v.85 n.10 p.1692-1694, 2004.
SANADA; T & WADA O. Ohmic Contacts to p-GaAs with Au/Zn/Au Structure. Japanese Journal of Applied
Physics v.19 n.8 p.491- 494, 1980
SARRAFZADEH, M; CHAK-KUEN; W. An introduction to VLSI physical design. McGraw-Hill Higher Education,
1996.
SCHRODER, D.K. Semiconductor material and device characterization, 3ª edición. John Wiley & Sons, 2006.
SHOCKLEY, W. Models, mathematics, and the moral obligation to diagnose the origin of Negro IQ deficits.
Review of Educational Research , p. 369-377, 1971.
STAN, M. A; SHARPS, P. R; FATEMI, N. S; SPADAFORA, F; AKEN, D; HOU, H.Q. Design and production of
extremely radiation-hard 26% InGaP/GaAs/Ge triple-junction solar cells. Proceedings of 28th IEEE Photovoltaic
Specialists Conference, 2000.
TAUBER, R. N; STANLEY W. Silicon Processing for the VLSI Era: Process Technology. Editora Lattice Press, 1986.
THOMANN, A. L; ROZENBAUM, J. P; BRAULT, P; ANDREAZZA-VIGNOLLE, C; ANDREAZZA, P. Applied Surface
Science p.158-172, 2000.
TYAGi, M.S. Introduction to semiconductor materials and devices. John Wiley & Sons. Nueva York, 1991.

20. 20
AGRADECIMIENTOS
Deseo expresar mi agradecimiento a todo el grupo de investigación ELYSE de la
Universidad Autónoma de Madrid.
En especial a mi tutor Dr. Alejandro Francisco Braña de Cal por su orientación,
conocimientos y motivación y a Eduardo Ruiz Martín por su paciencia y dedicación. Sin él
hubiera sido imposible la realización de este trabajo. Siempre estuvo conmigo en todas las
etapas de la fabricación de los dispositivos.
Amplío mis agradecimientos a todos mis profesores del Máster en Energías y
Combustibles del Futuro, ya que todos me han aportado conocimientos y capacidades.
Samara Oliveira Pinto