Este documento presenta una introducción a los circuitos secuenciales. Explica el álgebra booleana, circuitos combinacionales y biestables flip-flop. Define circuitos secuenciales como aquellos cuya salida depende no solo de las entradas actuales sino también del estado previo. Describe biestables flip-flop como circuitos que almacenan un bit de información y cambian de estado según señales de entrada como set, reset o clock.

1. [ Arquitectura de Computadores ]
CIRCUITOS SECUENCIALES
Präsentat
ion
Semestre 2008-2
Ing. Gustavo Maurokefalidis
Ing. Gustavo Maurokefalidis 1 Arquitectura de Computadores
Universidad Tecnológica Nacional FRR
Ing. En Sistemas De Información
Departamento de Ciencia de la Computación

2. Präsentat
ion
Ing. Gustavo Maurokefalidis 2 Arquitectura de Computadores
[ Índice ]
2.1. Álgebra Booleana
2.2 Circuitos combinacionales
2.3. Circuitos sincrónicos

3. Präsentat
ion
Ing. Gustavo Maurokefalidis 3 Arquitectura de Computadores
[ Índice ]
2.1. Álgebra Booleana
2.2 Circuitos combinacionales
2.3. Circuitos Secuenciales

4. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 4 Arquitectura de Computadores
Aproximadamente en el año 1850
George Boole, desarrolló un sistema
algebraico para formular
proposiciones con símbolos.
George Boole
1815-1864

5. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 5 Arquitectura de Computadores
Su álgebra consiste en un método
para resolver problemas de lógica
que recurre solamente a los valores
binarios 1 y 0 y a tres operadores:
• AND (y)
• OR (o)
• NOT (no)
George Boole
1815-1864

6. 010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
[ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 6 Arquitectura de Computadores
Las variables Booleanas sólo toman
los valores binarios: 1 ó 0.
Una variable Booleana representa
un bit que quiere decir:
Binary digIT

7. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 7 Arquitectura de Computadores
x y x+y
0 0 0
0 1 1
1 0 1
1 1 1
Operación OR:

8. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 8 Arquitectura de Computadores
x y x+y
0 0 0
0 1 1
1 0 1
1 1 1
Operación OR:
Si una de las entradas es 1, entonces la salida es 1

9. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 9 Arquitectura de Computadores
Compuerta OR:
x
y
x + y

10. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 10 Arquitectura de Computadores
x y x y
0 0 0
0 1 0
1 0 0
1 1 1
Operación AND:

11. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 11 Arquitectura de Computadores
x y x y
0 0 0
0 1 0
1 0 0
1 1 1
Operación AND:
Si una de las entradas es 0, entonces la salida es 0

12. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 12 Arquitectura de Computadores
Compuerta AND:
x
y
x y

13. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 13 Arquitectura de Computadores
Operación NOT:
x x
0 1
1 0

14. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 14 Arquitectura de Computadores
Operación NOT:
x x
0 1
1 0
La salida es la negación de la entrada

15. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 15 Arquitectura de Computadores
Compuerta NOT:
x x

16. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 16 Arquitectura de Computadores
Ejercicio:
Encontrar w = x y + y z para todas las combinaciones.

17. [ Circuitos Secuenciales ]
Präsentat
ion
Álgebra Booleana
Ing. Gustavo Maurokefalidis 17 Arquitectura de Computadores
Ejercicio:
Encontrar w = x y + y z para todas las combinaciones.
x y z xy yz w
0 0 0 0 0 0
0 0 1 0 0 0
0 1 0 0 0 0
0 1 1 0 1 1
1 0 0 1 0 1
1 0 1 1 0 1
1 1 0 0 0 0
1 1 1 0 1 1

18. Präsentat
ion
Ing. Gustavo Maurokefalidis 18 Arquitectura de Computadores
[ Índice ]
2.1. Álgebra Booleana
2.2 Circuitos combinacionales
2.3. Circuitos Secuenciales

19. 010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
[ Circuitos Secuenciales ]
Präsentat
ion
Circuitos combinacionales
Ing. Gustavo Maurokefalidis 19 Arquitectura de Computadores
Un circuito combinacional es aquel cuya
salida depende sólo de las entradas en el
mismo instante de tiempo.
Es decir:
• No depende de la salida
• No depende del tiempo
Circuito
Combinacional
)
(t
S
)
(t
E

20. [ Circuitos Secuenciales ]
Präsentat
ion
Circuitos combinacionales
Ing. Gustavo Maurokefalidis 20 Arquitectura de Computadores
Compuerta AND:
x
y
x y
x y x y
0 0 0
0 1 0
1 0 0
1 1 1
TABLA DE VERDAD

21. [ Circuitos Secuenciales ]
Präsentat
ion
Circuitos combinacionales
Ing. Gustavo Maurokefalidis 21 Arquitectura de Computadores
Compuerta NAND:
x
y
x y
x y x y
0 0 1
0 1 1
1 0 1
1 1 0
TABLA DE VERDAD

22. [ Circuitos Secuenciales ]
Präsentat
ion
Circuitos combinacionales
Ing. Gustavo Maurokefalidis 22 Arquitectura de Computadores
Compuerta OR:
x
y
x + y
x y x+y
0 0 0
0 1 1
1 0 1
1 1 1
TABLA DE VERDAD

23. [ Circuitos Secuenciales ]
Präsentat
ion
Circuitos combinacionales
Ing. Gustavo Maurokefalidis 23 Arquitectura de Computadores
Compuerta NOR:
x
y
x + y
TABLA DE VERDAD
x y x+y
0 0 1
0 1 0
1 0 0
1 1 0

24. [ Circuitos Secuenciales ]
Präsentat
ion
Circuitos combinacionales
Ing. Gustavo Maurokefalidis 24 Arquitectura de Computadores
Compuerta XOR (OR exclusivo):
x
y
x + y
x y x+y
0 0 0
0 1 1
1 0 1
1 1 0
TABLA DE VERDAD

25. [ Circuitos Secuenciales ]
Präsentat
ion
Circuitos combinacionales
Ing. Gustavo Maurokefalidis 25 Arquitectura de Computadores
Compuerta XNOR (NOR exclusivo):
x
y
x + y
x y x+y
0 0 1
0 1 0
1 0 0
1 1 1
TABLA DE VERDAD

26. [ Circuitos Secuenciales ]
Präsentat
ion
Ing. Gustavo Maurokefalidis 26 Arquitectura de Computadores
Ejercicio:
Diseñe el circuito combinacional que realice la función
w = x y + y z .
Circuitos combinacionales

27. Präsentat
ion
Ing. Gustavo Maurokefalidis 27 Arquitectura de Computadores
[ Índice ]
2.1. Álgebra Booleana
2.2 Circuitos combinacionales
2.3. Circuitos Secuenciales

28. [ Circuitos Secuenciales ]
Präsentat
ion
Circuitos sincrónicos
Ing. Gustavo Maurokefalidis 28 Arquitectura de Computadores
Los circuitos Secuenciales funcionan sobre la
base del tiempo.
Es decir, las salidas dependen no sólo de las
entradas.
Sino del estado en que estaban las salidas y
del tiempo.

29. TEORIA DE AUTÓMATAS
Autómatas finitos
Funciones de transición
S(t+1) = F(H(t), E(t)) expresión genérica
S(t+1) = F(Q(t), E(t))
Q(t+1) = G(Q(t), E(t))
Diagrama de transición: Grafo orientado
Tabla de estados: Incluye: entradas, estado
anterior, salida/s y estado siguiente
[ Circuitos Secuenciales ] Automatas

30. [ Circuitos Secuenciales ] Automatas
Circuito
Combinacional
)
1
( 
t
S
)
(t
E
Memoria
)
1
( 
t
Q
)
(t
Q

31. Un biestable es un circuito electrónico con dos estados
(manifestados a la salida) estables.
Un biestable almacena 1 bit
El biestable es un circuito realimentado: la salida se
inyecta en la entrada.
Biestable conceptual: con 2 compuertas NOT
Biestable básico RS:
Con compuertas NOR
Con compuestas NAND
[ Circuitos Secuenciales ] Biestables Flip-Flop

32. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 32 Arquitectura de Computadores
Flip-flop RS
S
Q
Q
R
S R Q(t) Q(t+1)
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

33. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 33 Arquitectura de Computadores
Flip-flop RS
S
Q
Q
R
S R Q(t) Q(t+1)
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 ?
1 1 1 ?
Tabla de
Funcionamiento

34. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 34 Arquitectura de Computadores
Flip-flop RS
Q(t) Q(t+1) S R
0 0 0 X
0 1 1 0
1 0 0 1
1 1 X 0
S
Q
Q
R
Tabla de Excitación

35. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 35 Arquitectura de Computadores
Flip-flop RS
S
Q
R
Q
FF
set
reset
Representación

36. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 36 Arquitectura de Computadores
Flip-flop RS síncrono
S Q
Q
R
CK
CK S R Q
0 0 Q
0 1 0
1 0 1
1 1 ?
R

37. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 37 Arquitectura de Computadores
Flip-flop RS síncrono
CK
CK S R Q
0 0 Q
0 1 0
1 0 1
1 1 ?
S Q
Q
R
FF
set
reset
clock

38. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 38 Arquitectura de Computadores
Flip-flop D
CK
S
Q
Q
R
FF
data
clock
D CK D Q
0 0
1 1
Sin clock la salida no cambia

39. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 39 Arquitectura de Computadores
Flip-flop D
Q
Q
D
clock
D Qt Qt+1
0 0 0
0 1 0
1 0 1
1 1 1
Tabla de
Funcionamiento

40. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 40 Arquitectura de Computadores
Flip-flop D
Tabla de
Excitación
Qt Qt+1 D
0 0 0
0 1 1
1 0 0
1 1 1
CK
D Q
Q
data
clock

41. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 41 Arquitectura de Computadores
Flip-flop JK
Q
Q
J
K
clock
J K Qt Qt+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
Tabla de
Funcionamiento

42. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 42 Arquitectura de Computadores
Flip-flop JK
CK
J Q
Q
K
data
clock
Tabla de
Excitación
Qt Qt+1 J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0

43. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 43 Arquitectura de Computadores
Flip-flop T
Q
Q
T
clock
Tabla de
Funcionamiento
T Qt Qt+1
0 0 0
0 1 1
1 0 1
1 1 0

44. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 44 Arquitectura de Computadores
Flip-flop T
Q
Q
Tabla de
Excitación
Qt Qt+1 T
0 0 0
0 1 1
1 0 1
1 1 0
CK
T

45. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 45 Arquitectura de Computadores
Contador de 4 bits basado en Flip-Flop JK
CK
J Q
K
1
1
CK
J Q
K
1
1
CK
J Q
K
1
1
CK
J Q
K
1
1
LSB MSB

46. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 46 Arquitectura de Computadores
Registro de corrimiento basado en Flip-Flops D
CK
D Q
data
CK
D Q
CK
D Q
CK
D Q

47. [ Circuitos Secuenciales ]
Präsentat
ion
Biestables Flip-Flop
Ing. Gustavo Maurokefalidis 47 Arquitectura de Computadores
Registro de corrimiento basado en Flip-Flops D
(shift register)
CK
D Q
data
CK
D Q
CK
D Q
CK
D Q

48. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 48 Arquitectura de Computadores
Diseño de un circuito secuencial
Ejemplo: diseñar un circuito secuencial que genere una
secuencia de estados binarios: 00, 01, 10, 11
a partir de una señal de control x, que cada vez
que esté en 1 y venga una señal de clock
cambie de estado.

49. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 49 Arquitectura de Computadores
Diseño de un circuito secuencial
Diagrama de Transición
00
01 11
10
Ejemplo: diseñar un circuito secuencial que genere una
secuencia de estados binarios: 00, 01, 10, 11
a partir de una señal de control x, que cada vez
que esté en 1 y venga una señal de clock
cambie de estado.

50. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 50 Arquitectura de Computadores
Diseño de un circuito secuencial
00
01 11
10
x = 1
x = 1
x = 1
x = 1
x = 0
x = 0
x = 0
x = 0 x : señal de control
Diagrama de Transición

51. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 51 Arquitectura de Computadores
00
01 11
10
x = 1
x = 1
x = 1
x = 1
x = 0
x = 0
x = 0
x = 0 x : señal de reloj
A B x A B
0 0 0 ? ?
0 0 1 ? ?
0 1 0 ? ?
0 1 1 ? ?
1 0 0 ? ?
1 0 1 ? ?
1 1 0 ? ?
1 1 1 ? ?
t t +1
control
Como el contador tiene dos bits, se
usarán dos flip-flops (A y B), uno
para cada bit.
AB
Diagrama de Transición

52. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 52 Arquitectura de Computadores
Diagrama de estado
00
01 11
10
x = 1
x = 1
x = 1
x = 1
x = 0
x = 0
x = 0
x = 0 x : señal de reloj
A B x A B
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
t t +1
control
Tabla de estado

53. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 53 Arquitectura de Computadores
A B x A B
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
t t +1
CK
J Q
Q
K
FF
JA KA
? ?
? ?
? ?
? ?
? ?
? ?
? ?
? ?
Usando flip-flops JK cómo deben ser
sus entradas para que A cambie de
su estado t a su estado t+1?
control
Qt Qt+1 J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0

54. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 54 Arquitectura de Computadores
A B x A B
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
t t +1
CK
J Q
Q
K
FF
JA KA
0 X
0 X
0 X
1 X
X 0
X 0
X 0
X 1
control
Tabla de excitación
Qt Qt+1 J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0

55. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 55 Arquitectura de Computadores
A B x A B
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
t t +1
JA KA
0 X
0 X
0 X
1 X
X 0
X 0
X 0
X 1
A
B
x
JA
Mapas de Karnough
A
B
x
KA

56. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 56 Arquitectura de Computadores
A B x A B
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
t t +1
JA KA
0 X
0 X
0 X
1 X
X 0
X 0
X 0
X 1
X X X X
0 1 0 0
A
B
x
JA
Mapas de Karnough
0 1 0 0
X X X X
A
B
x
KA

57. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 57 Arquitectura de Computadores
A B x A B
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
t t +1
JA KA
0 X
0 X
0 X
1 X
X 0
X 0
X 0
X 1
X X X X
0 1 0 0
A
B
x
JA
Mapas de Karnough
0 1 0 0
X X X X
A
B
x
KA
JA = Bx
KA = Bx

58. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 58 Arquitectura de Computadores
A B x A B
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
t t +1
CK
J Q
Q
K
FF
JB KB
? ?
? ?
? ?
? ?
? ?
? ?
? ?
? ?
Usando flip-flops JK cómo deben ser
sus entradas para que B cambie de
su estado t a su estado t+1?
control
Qt Qt+1 J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0

59. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 59 Arquitectura de Computadores
A B x A B
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
t t +1
CK
J Q
Q
K
FF
Usando flip-flops JK cómo deben ser
sus entradas para que B cambie de
su estado t a su estado t+1?
JB KB
0 X
1 X
X 0
X 1
0 X
1 X
X 0
X 1
control
Qt Qt+1 J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0

60. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 60 Arquitectura de Computadores
A B x A B
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
t t +1
A
B
x
JB
Mapas de Karnough
A
B
x
KB
JB KB
0 X
1 X
X 0
X 1
0 X
1 X
X 0
X 1

61. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 61 Arquitectura de Computadores
A B x A B
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
t t +1
X X 1 0
X X 1 0
A
B
x
JB
Mapas de Karnough
0 1 X X
0 1 X X
A
B
x
KB
JB KB
0 X
1 X
X 0
X 1
0 X
1 X
X 0
X 1

62. [ Circuitos Secuenciales ]
Präsentat
ion
Diseño
Ing. Gustavo Maurokefalidis 62 Arquitectura de Computadores
A B x A B
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
t t +1
X X 1 0
X X 1 0
A
B
x
JB
Mapas de Karnough
0 1 X X
0 1 X X
A
B
x
KB
JB = x
KB = x
JB KB
0 X
1 X
X 0
X 1
0 X
1 X
X 0
X 1

63. [ Circuitos Secuenciales ] Diseño
Ing. Gustavo Maurokefalidis 63 Arquitectura de Computadores
JB = x
KB = x
JA = Bx
KA = Bx
CK
JA Q
Q
KA
FFA
CK
JB Q
Q
KB
FFB
A
B

64. [ Circuitos Secuenciales ] Diseño
Ing. Gustavo Maurokefalidis 64 Arquitectura de Computadores
JB = x
KB = x
JA = Bx
KA = Bx
CK
JA Q
Q
KA
FFA
CK
JB Q
Q
KB
FFB
A
B
x
clock

65. [ Circuitos Secuenciales ] Consideraciones
Ing. Gustavo Maurokefalidis 65 Arquitectura de Computadores
Consideraciones de diseño:
1. Hacer un diagrama de estado identificando las variables
entrada (control) y salida. En el diagrama: un estado es un
círculo, un flecha es una transición de un estado a otro.
Indicar en cada arco la entrada / Salida producida.
2. El número de flip-flops necesarios para el circuito es el
número de bits que tienen los estados.
3. Se realiza la tabla de estados y la tabla de excitación para
cada flip-flop.
4. Se diseña el circuito combinacional para cada entrada de
cada flip-flop usando mapas de Karnough.
5. Se implementa el circuito secuencial.

66. [ Foro de Discusión ]
Ing. Gustavo Maurokefalidis 66 Arquitectura de Computadores
http://groups.google.com.ar/group/arquitectura-de-los-computadores
Forma de Inscribirse:
Ingresar a la URL
1. Accede y solicita convertirte en miembro.
2. Crear una cuenta ahora.
3. Ingresar con correo y Contraseña indicado.

67. [ Buses y Registros ] Introducción
Ing. Gustavo Maurokefalidis 67 Arquitectura de Computadores
REGISTRO:
Conjunto ordenado de Biestables que permiten almacenar
una configuración binaria
Poseen una lógica combinacional asociada, que lo capacita
para realizar distintas operaciones
Q Q
R S
An
Q Q
R S
An-1
Q Q
R S
A2
Q Q
R S
A1
Q Q
R S
A0

68. [ Buses y Registros ] Operaciones Elementales
Ing. Gustavo Maurokefalidis 68 Arquitectura de Computadores
Puesta a Cero y Complementación
Q Q
J K
An
Q Q
J K
An-1
Q Q
J K
A2
Q Q
J K
A1
Q Q
J K
A0
Puesta Cero
Complementación

69. [ Buses y Registros ] Operaciones Elementales
Ing. Gustavo Maurokefalidis 69 Arquitectura de Computadores
Puesta a Cero y Complementación
Q Q
J K
An
Q Q
J K
An-1
Q Q
J K
A2
Q Q
J K
A1
Q Q
J K
A0
Puesta Cero
Complementación

70. [ Buses y Registros ] Operaciones Elementales
Ing. Gustavo Maurokefalidis 70 Arquitectura de Computadores
Puesta a Cero y Complementación
Q Q
J K
An
Q Q
J K
An-1
Q Q
J K
A2
Q Q
J K
A1
Q Q
J K
A0
Puesta Cero
Complementación

71. [ Buses y Registros ] Operaciones Elementales
Ing. Gustavo Maurokefalidis 71 Arquitectura de Computadores
Puesta a Cero y Complementación
Q Q
J K
An
Q Q
J K
An-1
Q Q
J K
A2
Q Q
J K
A1
Q Q
J K
A0
Puesta Cero
Complementación

72. [ Buses y Registros ] Operaciones Elementales
Ing. Gustavo Maurokefalidis 72 Arquitectura de Computadores
Puesta a Cero y Complementación
Q Q
J K
An
Q Q
J K
An-1
Q Q
J K
A2
Q Q
J K
A1
Q Q
J K
A0
Puesta Cero
Complementación

73. [ Buses y Registros ] Transferencias
Ing. Gustavo Maurokefalidis 73 Arquitectura de Computadores
Puesta a Cero previa Entrada Forzada Entrada Forzada

74. [ Buses y Registros ] Buses
Ing. Gustavo Maurokefalidis 74 Arquitectura de Computadores
Buses: También llamados Líneas Omnibus, permiten
interconectar varios Registros, algunos considerados como
Registros Fuente, y otros como Registros Destino
Transferencia por
medio de un Bus

75. [ Buses y Registros ] Transferencias
Ing. Gustavo Maurokefalidis 75 Arquitectura de Computadores
Entrada de Información de un Registro :
Registro Registro
Señal
De
Gobierno
Información
Información
Señal
De
Gobierno

76. [ Buses y Registros ] Transferencias
Ing. Gustavo Maurokefalidis 76 Arquitectura de Computadores
Registros situados entre dos Buses :
Registro 1 Registro 2
BUS S
BUS E
E
1
E2
S1
S
2

77. [ Buses y Registros ] Transferencias
Ing. Gustavo Maurokefalidis 77 Arquitectura de Computadores
Registros situados entre dos Buses :
Registro 1
Registro 2
BUS
SR1
ER2

78. [ Buses y Registros ] Transferencias
Ing. Gustavo Maurokefalidis 78 Arquitectura de Computadores
Registros situados entre dos Buses :
Registro 1
Registro 2
BUS
SR1
ER2
SR1
Nivel Bus
ER 2
Nivel
Impulsional

79. [ Buses y Registros ] Transferencias
Ing. Gustavo Maurokefalidis 79 Arquitectura de Computadores
Registros situados entre dos Buses :
Registro 1
Registro 2
BUS
SR1
ER2
SR1
Nivel Bus
ER 2
Nivel
Impulsional

80. [ Buses y Registros ] Transferencias
Ing. Gustavo Maurokefalidis 80 Arquitectura de Computadores
Registros situados entre dos Buses :
Registro 1
Registro 2
BUS
SR1
ER2
ER 2
Impulso Reloj
SR 1

81. [ Buses y Registros ] Buses
Ing. Gustavo Maurokefalidis 81 Arquitectura de Computadores
Registros e Desplazamiento:
Permiten desplazar la información a Derecha , Izquierda, o
en ambos sentidos, según la información de contról y la
lógica combinacional que lo gobierne
Registro de Desplazamiento a Derecha

82. [ Buses y Registros ] Contadores
Ing. Gustavo Maurokefalidis 82 Arquitectura de Computadores
Registros Contadores: Permiten incrementar su contenido
binario en una unidad por cada señal de cuenta.
Contador Binario de n Bits