✅ Como hemos visto, la tabla de la verdad detalla el comportamiento de las salidas frente a todas las combinaciones de las entradas de cualquier función lógica o circuito circuito digital. Por tanto, si nos dan el circuito electrónico ya diseñado y si necesitemos obtener su tabla de la verdad para comprender su funcionamiento.
ACERTIJO DE LA BANDERA OLÍMPICA CON ECUACIONES DE LA CIRCUNFERENCIA. Por JAVI...
⭐⭐⭐⭐⭐ PRÁCTICA: ANÁLISIS DE CIRCUITOS COMBINATORIALES
1. vasanza
SISTEMAS DIGITALES I
ACTIVIDAD: ANÁLISIS DE CIRCUITOS COMBINATORIALES
CAPÍTULO DEL CURSO: PRINCIPIOS DE DISEÑO LÓGICO COMBINATORIAL
OBJETIVOS DE APRENDIZAJE:
• Obtener experimentalmente la tabla de verdad de un circuito digital
construido en protoboard
• Identificar cuando usar las combinaciones don´t care
• Determinar la expresión lógica reducida utilizando Mapas de
Karnaugh
• Diseñar la expresión lógica reducida utilizando puertas lógicas
equivalentes
DURACIÓN: 120 minutos
MATERIALES Y HERRAMIENTAS:
- 1 Protoboard
- 1 Multímetro
- 1 Punta de prueba lógica
- Circuitos integrados: 74LS04, 74LS08, 74LS32.
- Banco de switches, Resistencias
MARCO TEÓRICO:
Obtener la Tabla de verdad de un circuito lógico
Como hemos visto, la tabla de la verdad detalla el comportamiento de las
salidas frente a todas las combinaciones de las entradas de cualquier
función lógica o circuito circuito digital. Por tanto, si nos dan el circuito
electrónico ya diseñado y si necesitemos obtener su tabla de la verdad
para comprender su funcionamiento, lo podemos realizar de forma
experimental como se detalla a continuación:
Supongamos que nos piden la tabla de la verdad en el siguiente circuito,
podemos lograrlo simplemente observando el comportamiento de la salida
del circuito frente a todas las combinaciones posibles de las entradas.
Fig1. Circuito Lógico
2. vasanza
A continuación, se muestra una tabla con el análisis del circuito frente a
todas las combinaciones posibles de las entradas del circuito propuesto.
Tabla1. Análisis de un circuito lógico
Entradas Circuito Digital Salida
A=0
B=0
C=0
F=0
A=0
B=0
C=1
F=1
A=0
B=1
C=0
F=0
A=0
B=1
C=1
F=0
A=1
B=0
C=0
F=1
A=1
B=0
C=1
F=0
A=1
B=1
C=0
F=0
A=1
B=1
C=1
F=0
3. vasanza
La tabla de verdad resultante detalla el comportamiento de la salida F del
circuito digital frente a todas las combinaciones de sus entradas A, B y C.
Tabla2. Tabla de verdad resultante
Entradas Salida
A B C F
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 0
Don’t Care (ϕ)
Este símbolo lo usaremos en las tablas de verdad o en los Mapas de
Karnaugh, y lo usaremos en los siguientes casos:
a) La combinación de las entradas analizada no existe o no es posible
su ocurrencia simultánea (ejemplo: sensor de nivel en alto y bajo al
mismo tiempo).
b) La combinación analizada no interesa o no se considera importante
en la realización del sistema. (ejemplo: Tabla de 4 variables que
representa dígitos BCD).
Supongamos que nos piden la tabla de la verdad en el siguiente circuito:
Fig2. Circuito Lógico con entradas Don´t Care
Los switch conectados a las entradas A y B presentan un comportamiento
mecánico similar, dando como resultado que ambos se conectan a VCC o
GND al mismo tiempo. A continuación, se detalla la tabla de verdad del
comportamiento de las entradas y su salida, es importante resaltar que las
entradas A y B tendrán el mismo valor lógico y el circuito tendrá una salida
con valor Don´t Care (ϕ) cuando A y B tengan valores diferentes.
4. vasanza
Tabla3. Tabla de verdad resultante
Entradas Salida
A B C F
0 0 0 0
0 0 1 0
0 1 0 ϕ
0 1 1 ϕ
1 0 0 ϕ
1 0 1 ϕ
1 1 0 1
1 1 1 0
Mapas Karnaugh (MK)
Recordemos que un Mapa de Karnaugh es un diagrama utilizado para la
simplificación de funciones Algebraicas Booleanas y reducen la necesidad
de hacer cálculos extensos para la simplificación de expresiones
booleanas, mediante la identificación y eliminar condiciones redundantes.
Utilizando la tabla 3, haremos un Mapa de Karnaugh de 3 variables como
se muestra a continuación y encontraremos la mínima expresión booleana
que describe el comportamiento del circuito de la Fig2.
Fig3. Mapa de Karnaugh con valores Don’t care
La función lógica reducida que describe el comportamiento del circuito
de la Fig2 es:
𝐹 = 𝐴𝐶̅
5. vasanza
Puertas equivalentes
Cualquier puerta lógica puede ser implementada con compuertas NAND
como se indica a continuación:
Tabla 4. Implementación con NAND
NOT
OR
NOR
AND
Cualquier puerta lógica puede ser también implementada con compuertas
NOR como se indica a continuación:
Tabla 5. Implementación con NOR
NOT
OR
NOR
AND
6. vasanza
Configuración de las puertas lógicas
Tabla 6. Puertas lógicas y sus configuraciones
Operación Booleana Número de chip Distribución de pines
AND o Y
In1 In2 Out
0 0 0
0 1 0
1 0 0
1 1 1
74LS08
OR u O
In1 In2 Out
0 0 0
0 1 1
1 0 1
1 1 1
74LS32
NOT o NO
In Out
0 1
1 0
74LS04
DESCRIPCIÓN DE LA PRÁCTICA:
Lo que sigue, describe lo que se va a realizar en esta práctica experimental
en el laboratorio.
Procedimiento:
1. Realice el diagrama de conexión de la fig4 en el Protoboard.
7. vasanza
Fig4. Circuito lógico propuesto
2. Llenar la siguiente tabla de verdad con los valores presentes en la
salida F del circuito de la Fig4 ante todas las combinaciones posibles
de las entradas: A,B y C.
Tabla7. Tabla de verdad propuesta
Entradas Salida
A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
3. Determinar la expresión lógica reducida utilizando Mapas de
Karnaugh de 3 variables.
Fig4. Mapa de Karnaugh propuesto
8. vasanza
4. Diseñar la expresión lógica reducida utilizando solo con puertas
NAND.
5. Diseñar la expresión lógica reducida utilizando solo con puertas NOR.
Bibliografía:
[1]. Sistemas Digitales: Principios y Aplicaciones 10ma Edición, Ronald Tocci,
Neal Widmer y Gregory Moss. Capítulo 3: Descripción de los Circuitos
Lógicos.